Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH078044B2 - デジタルコンバーゼンス装置 - Google Patents
[go: Go Back, main page]

JPH078044B2 - デジタルコンバーゼンス装置 - Google Patents

デジタルコンバーゼンス装置

Info

Publication number
JPH078044B2
JPH078044B2 JP13327789A JP13327789A JPH078044B2 JP H078044 B2 JPH078044 B2 JP H078044B2 JP 13327789 A JP13327789 A JP 13327789A JP 13327789 A JP13327789 A JP 13327789A JP H078044 B2 JPH078044 B2 JP H078044B2
Authority
JP
Japan
Prior art keywords
digital
write
frame memory
switch
convergence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13327789A
Other languages
English (en)
Other versions
JPH02312384A (ja
Inventor
秀幸 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP13327789A priority Critical patent/JPH078044B2/ja
Publication of JPH02312384A publication Critical patent/JPH02312384A/ja
Publication of JPH078044B2 publication Critical patent/JPH078044B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はカラーテレビジョン受像機のデジタルコンバー
ゼンス補正装置に関するものである。
従来の技術 第4図は従来例のブロック図である。
第4図において1はPLL回路であり、ディスプレイ装置
の偏向系から水平ブランキング信号が端子aへ、垂直ブ
ランキング信号が端子bへ入力される。上記PLL回路1
では該ブランキング信号に位相同期がかかり、水平方向
はX逓倍,垂直方向はY逓倍(X,Yは自然数)された基
準クロックを出力する。該クロックはタイミング発生回
路2に入力されクロスハッチ発生回路3に対してクロス
ハッチ信号を、またアドレス発生回路4に対してアドレ
スクロック信号を出力する。クロスハッチ発生回路3は
第5図に示すようなクロスハッチパターンを画面上に映
し出すためのクロスハッチ信号を出力する。コンバーゼ
ンス補正点はこのクロスハッチパターンの交点として画
面上のアドレスを持つ。
つまり水平方向はX等分,垂直方向はY等分されたクロ
スハッチパターンになる。アドレス発生回路4はアドレ
ス切換回路5の端子cに対して同期アドレスを出力す
る。なお同期アドレスはPLL回路1に入力されている水
平,垂直ブランキング各信号に同期している。アドレス
切換回路5は端子cの他、端子d,eの3つの端子で構成
され、その切換動作は制御回路8から出力されるアドレ
ス切換信号により制御される。現在第4図に示すように
端子c,e間がONになっている場合、同期アドレスはフレ
ームメモリ6に導かれる。フレームメモリ6内のデジタ
ル補正データはそれぞれ第5図に示すクロスハッチの交
点である補正点に対応しており、ラスタースキャンに同
期して次々デジタル補正データとして読み出される。読
み出されたデジタル補正データはD/A変換回路9に入力
され、アナログ信号に変換された後、ローパスフィルタ
(以下「LPE」という)10で平滑されてコンバーゼンス
補正信号としてコンバーゼンス補正コイルに導かれ、コ
ンバーゼンスの補正が行われる。
前記制御回路8は例えばマイクロプロセッサなどを使用
した回路であり、アドレス切換回路5の端子dと不揮発
性メモリ7に対して制御アドレス信号を発生する。同時
にフレームメモリ6と不揮発性メモリ7に対して双方向
のデータバスを持つ。つまり制御回路8からのアドレス
切換信号によりアドレス切換回路5の端子d,e間がONに
なるとフレームメモリ6は制御アドレス信号によりアド
レッシングされるようになり、制御回路8のデータバス
を通して内容を変更することが出来るようになって、試
行錯誤の上、フレームメモリ6に適正なコンバーゼンス
補正デジタルデータを得ることが出来る。アドレス切換
信号を例えば垂直ブランキング信号などのタイミングで
変移させれば、フレームメモリ6に対し同期アドレスと
制御アドレス信号が交互に切換りフレームメモリ6から
デジタル補正データは同期信号周期でとぎれることなく
読み出されることになる。コンバーゼンス補正の一連の
作業が終了したならば制御回路8に接続されている書き
込みスイッチ11の端子f,g間をONすると該制御回路8は
アドレス切換信号をやはり垂直ブランキング期間のみア
ドレス切換回路5の端子d,e間がONになるように出力
し、フレームメモリ6の内容を双方向データバスを通し
て不揮発性メモリ7に転送書き込みをする。なおフレー
ムメモリ6のデータ容量のN倍の容量を不揮発性メモリ
7に持たせることにより制御回路8からのメモリ選択信
号を使用してNブロックに選択書き込みが出来る。逆に
電源をOFFにした後、再び電源をONにするとアドレス切
換信号はアドレス切換回路5の端子d,e間をONにし、制
御回路8はメモリ選択信号により選択したブロックの不
揮発性メモリ7の内容をデータバスを通してフレームメ
モリ6へ転送することにより再びデジタル補正データが
同期して読み出されるようになる。
以上のようにして赤のコンバーゼンスの補正1を行う
が、緑,青についても同様の動作を繰り返し行う。
発明が解決しようとする課題 前記従来のデジタルコンバーゼンス補正装置の書込回路
では、1個の書き込みスイッチの動作で制御回路がすぐ
書き込み動作と認識する。従って他のスイッチ操作をし
ている時に誤って書き込みスイッチが操作されると、書
き込み動作をしてしまうという欠点があった。
課題を解決するための手段 本発明は上記の課題を解決するため、書き込みスイッチ
と書き込み補助スイッチを設け、該両スイッチの論理積
でコンバーゼンス補正量のメモリへの書き込みを行う書
込手段を設ける構成にする。
作用 従って本発明では書き込みスイッチと書き込み補助スイ
ッチの2つのスイッチの論理積、つまり2つのスイッチ
が両方共に同時に押された時のみコンバーゼンスの補正
量をメモリに書き込む書き込み動作をすることができ、
誤った書き込み動作を防止するものである。
実施例 第1図は本発明の実施例のブロック図である。第4図に
示す従来例に対応する部分は同一符号を付し説明を省略
する。
第1図において13は本発明の要部をなすデジタルコンバ
ーゼンス装置の書込回路であり、該書込回路13は接点f,
gを備えた書き込みスイッチ11,接点h,iを備えた書き込
み補助スイッチ12及び上記両スイッチ11,12の論理積を
とる論理回路14より成り、該論理回路14の出力は書込信
号として制御回路8に与えられる。
従って書込回路13の書き込みスイッチ11及び書き込み補
正スイッチ12がいずれもオフの時、論理回路14の入力端
子j,kはいずれもHIGHレベルになり、論理回路14の出力
端子lをHIGHにしてLOWアクティブの制御回路8は書き
込み動作を行わない。書込回路13の書き込みスイッチ11
或いは書き込み補助スイッチ12のいずれか一方のみが誤
ってオン状態になると、論理回路14の一方の入力端子が
HIGHに他方の入力端子がLOWになり、論理回路14の出力
端子lをHIGHにし制御回路8は書き込み動作を行わな
い。書き込みスイッチ11及び書き込み補助スイッチ12が
同時に押圧されオン状態になると、論理回路14の両入力
端子k,jはいずれもLOWレベルになり出力端子lをLOWレ
ベルにしてLOWアクティブの制御回路8は書き込み動作
を行うことになる。
以上の動作をまとめたものを第2図に示す。
第3図はコンバーゼンス補正を行う場合の操作パネル15
を示すもので、上記書き込みスイッチ11と書き込み補助
スイッチ12は誤って同時に押圧しにくいように離れた位
置に配置されている。16はコンバーゼンスの補正を行い
たい点にカーソルを上下左右に移動させるカーソルキ
ー,17は赤緑青のコンバーゼンス補正を選択するカラー
切換キー,18はカーソル移動モードとかコンバーゼンス
調整モード等のモードを切り換えるモード切換キーであ
る。
上記実施例は書き込みスイッチ11と書き込み補助スイッ
チ12の論理積をハードウェアで処理しているが、制御回
路8に用いられているマイクロプロセッサによりソフト
ウェアで処理することも出来る。
発明の効果 本発明は以上のような構成であるから、誤って書き込み
スイッチを押圧しても誤ったコンバーゼンス補正データ
を不揮発性メモリに書き込む書き込み動作を行うことが
ないので、誤動作訂正のための時間を短縮でき、コンバ
ーゼンスの補正を短時間に行うことができると共に書き
込み可能回数が有限な不揮発性メモリの寿命を延ばすこ
とができる。
【図面の簡単な説明】
第1図は本発明の実施例のブロックダイアグラム、第2
図は第1図の動作説明図、第3図は本発明に用いる操作
パネルの一例を示す図、第4図は従来例のブロックダイ
アグラム、第5図はクロスハッチパターンを示す図であ
る。 6……フレームメモリ,7……不揮発性メモリ,8……制御
回路,11……書き込みスイッチ,12……書き込み補助スイ
ッチ,14……論理回路。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】ラスタースキャン方式のカラーディスプレ
    イ装置の画面上において、水平方向をX,垂直方向をY等
    分するメッシュパターンの交点をデジタルコンバーゼン
    ス補正点として2次元平面的に配置し、それぞれの補正
    点に対応したデジタル補正量を1平面分記憶するフレー
    ムメモリと数平面分記憶する不揮発性メモリを具え、該
    フレームメモリのデジタル補正量をカラーディスプレイ
    装置の偏向タイミングと同期して読み出し、アナログ補
    正量に変換することによりコンバーゼンスを補正するデ
    ジタルコンバーゼンス補正装置において、前記フレーム
    メモリ内の各補正データを増減し適正なデジタル量に調
    整終了後フレームメモリ全体の内容を不揮発性メモリに
    書き込む書込手段と、該書込手段の書き込み動作開始を
    制御する書き込みスイッチと、書き込み補助スイッチと
    を具え該両スイッチの論理積で前記書込手段の書き込み
    動作を開始させるようにしたことを特徴とするデジタル
    コンバーゼンス装置。
JP13327789A 1989-05-26 1989-05-26 デジタルコンバーゼンス装置 Expired - Fee Related JPH078044B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13327789A JPH078044B2 (ja) 1989-05-26 1989-05-26 デジタルコンバーゼンス装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13327789A JPH078044B2 (ja) 1989-05-26 1989-05-26 デジタルコンバーゼンス装置

Publications (2)

Publication Number Publication Date
JPH02312384A JPH02312384A (ja) 1990-12-27
JPH078044B2 true JPH078044B2 (ja) 1995-01-30

Family

ID=15100877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13327789A Expired - Fee Related JPH078044B2 (ja) 1989-05-26 1989-05-26 デジタルコンバーゼンス装置

Country Status (1)

Country Link
JP (1) JPH078044B2 (ja)

Also Published As

Publication number Publication date
JPH02312384A (ja) 1990-12-27

Similar Documents

Publication Publication Date Title
JP2579362B2 (ja) 画面表示装置
JPH078044B2 (ja) デジタルコンバーゼンス装置
JP2641769B2 (ja) ディジタルコンバーゼンス装置
JP2581981B2 (ja) ディジタルコンバーゼンス補正回路
JPH0448891A (ja) デジタルコンバーゼンス補正装置
JP2644592B2 (ja) コンバーゼンス補正装置
JPH01158490A (ja) 液晶駆動回路
JP2690745B2 (ja) 画像処理装置
KR0115023Y1 (ko) 콘버젼스 보정회로
JP2564002B2 (ja) ディジタルコンバーゼンス補正装置
JPH03274891A (ja) ディジタルコンバーゼンス補正装置
JPH05196913A (ja) 液晶プロジェクションテレビ
KR960005928B1 (ko) 모니터에서 온 스크린 디스플레이 실현회로 및 그 방법
JP2572420B2 (ja) 映像信号処理回路
RU1817109C (ru) Устройство дл параллельной обработки трехмерных сцен
JPH03274890A (ja) ディジタルコンバーゼンス補正装置
JPS6172491A (ja) デイジタルコンバ−ジエンス補正装置
JPH0313093A (ja) ディジタルコンバーゼンスシステム
JPS58215887A (ja) デイジタルコンバ−ゼンス補正装置
JPS6313597A (ja) デジタルテレビジヨンの走査線変換回路
JPS61121677A (ja) 高品位テレビジヨン受像機
JPS6261494A (ja) デイジタルコンバ−ゼンス装置
JPH0468688A (ja) ディジタルコンバーゼンス補正装置
JPS60237789A (ja) コンバ−ゼンス補正装置
JPS62135093A (ja) デイジタルコンバ−ゼンス装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20080130

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees