JPH0783056B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0783056B2 JPH0783056B2 JP16531588A JP16531588A JPH0783056B2 JP H0783056 B2 JPH0783056 B2 JP H0783056B2 JP 16531588 A JP16531588 A JP 16531588A JP 16531588 A JP16531588 A JP 16531588A JP H0783056 B2 JPH0783056 B2 JP H0783056B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- signal line
- signal lines
- line
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は複数の対を成す信号線（例えばデータバス，
アドレス等）を有する半導体装置において、信号線間の
クロストークの低減に関するものである。
アドレス等）を有する半導体装置において、信号線間の
クロストークの低減に関するものである。
［従来の技術］ 第４図は、従来の半導体装置内での２本で対を成す信号
線（例えばデータバス，アドレス）の配置の一例を示し
た平面図である。
線（例えばデータバス，アドレス）の配置の一例を示し
た平面図である。
図中（１）は半導体基板（あるいは絶縁膜）、（２）は
信号線である。
信号線である。
また第５図は、第４図に示すＺ・Ｚにおける断面図であ
る。図中（４）は絶縁膜である。
る。図中（４）は絶縁膜である。
次に図を用いて、従来の半導体装置の説明を行なう。
第4,5図に示した例では、複数の信号線（２）の対 は各々半導体基板（１）の同一平面上に平行に配置され
た場合について示してある。通常多くの信号線（２）
は、レイアウトの都合上、第４図に示したように半導体
装置内にて集中して配置される場合が多い。
た場合について示してある。通常多くの信号線（２）
は、レイアウトの都合上、第４図に示したように半導体
装置内にて集中して配置される場合が多い。
［発明が解決しようとする課題］ 近年の急激なまでの半導体装置の大容量化、高集積化に
伴い、半導体装置内部の信号線も高密度化を強いられ、
その結果第５図中の信号線（２）の線間距離L2も小さく
ならざるを得ない。これに伴い各々の線間浮遊容量C2は
大きくなり、その結果クロストークによる悪影響が大き
な問題となってきている。そのため第４図に示したよう
な一対の信号線（２）（例えば に対して各々異なるノイズが加わるため、半導体装置の
誤動作を引き起こす結果となっており、その対策が課題
であった。
伴い、半導体装置内部の信号線も高密度化を強いられ、
その結果第５図中の信号線（２）の線間距離L2も小さく
ならざるを得ない。これに伴い各々の線間浮遊容量C2は
大きくなり、その結果クロストークによる悪影響が大き
な問題となってきている。そのため第４図に示したよう
な一対の信号線（２）（例えば に対して各々異なるノイズが加わるため、半導体装置の
誤動作を引き起こす結果となっており、その対策が課題
であった。
この発明は、上記のような課題を解決するためになされ
たもので、信号線（２）間のクロストークによる悪影響
を緩和することを目的としている。
たもので、信号線（２）間のクロストークによる悪影響
を緩和することを目的としている。
［課題を解決する為の手段］ この発明に係る半導体装置は、上述した一対から成る信
号線群に対し、各々を半導体基板内で縦方向に分離して
配置し、かつツイスト（Twist）するようにした。
号線群に対し、各々を半導体基板内で縦方向に分離して
配置し、かつツイスト（Twist）するようにした。
［作用］ この発明における半導体装置の信号線群は、各群を半導
体基板内で縦方向に分離して配置し、かつ、ツイストす
ることにより、一対の信号線両方に同一のノイズが加わ
るようにし、半導体装置の誤動作の発生を押さえようと
したものである。
体基板内で縦方向に分離して配置し、かつ、ツイストす
ることにより、一対の信号線両方に同一のノイズが加わ
るようにし、半導体装置の誤動作の発生を押さえようと
したものである。
［実施例］ 以下この発明の一実施例を図について説明する。
第１図はこの発明の一実施例である半導体装置の内部信
号線配置を示した平面図である。また、第２図は第１図
のＸ・Ｘにおける断面図、第３図は第１図のＹ・Ｙにお
ける断面図である。図中（１）は半導体基板（あるいは
絶縁膜）、（２）は信号線、（３）はコンタクトホー
ル、（４）は絶縁膜である。
号線配置を示した平面図である。また、第２図は第１図
のＸ・Ｘにおける断面図、第３図は第１図のＹ・Ｙにお
ける断面図である。図中（１）は半導体基板（あるいは
絶縁膜）、（２）は信号線、（３）はコンタクトホー
ル、（４）は絶縁膜である。
次に第1,2,3,図によってこの発明の一実施例である半導
体装置の作用について説明を行う。この実施例の特徴
は、半導体装置内の信号線（２）の対を各々縦方向に分
離し、かつツイスト（Twist）することにある。
体装置の作用について説明を行う。この実施例の特徴
は、半導体装置内の信号線（２）の対を各々縦方向に分
離し、かつツイスト（Twist）することにある。
第２図にて、信号線（２）の対 は各々縦方向にL2の距離離れて配置されている。ここで
横方向の浮遊容量C1に対し、縦方向の浮遊容量C2が充分
小さくC1＞C2なるようにL1,L2を設定してある。このた
め、例えば下層の信号線（２）のA1においては浮遊容量
C1を介してA0,A2から影響を受け、また上層の信号線
（２）の から主に影響を受ける。
横方向の浮遊容量C1に対し、縦方向の浮遊容量C2が充分
小さくC1＞C2なるようにL1,L2を設定してある。このた
め、例えば下層の信号線（２）のA1においては浮遊容量
C1を介してA0,A2から影響を受け、また上層の信号線
（２）の から主に影響を受ける。
上記は逆に第３図のようにコンタクトホール（３）を経
て各信号線（２）をツイストする。下層信号線（２）の
A1に対しては から、また、上層信号線（２）の に対してはA0,A2から主に影響を受ける配置になってい
る。
て各信号線（２）をツイストする。下層信号線（２）の
A1に対しては から、また、上層信号線（２）の に対してはA0,A2から主に影響を受ける配置になってい
る。
このため、コンタクトホール（３）を介して信号線
（２）をツイストすることにより信号線（２）の対 の各々に同一の影響（ノイズ）が加わるため半導体装置
内部の回路の誤動作を押えることができる。
（２）をツイストすることにより信号線（２）の対 の各々に同一の影響（ノイズ）が加わるため半導体装置
内部の回路の誤動作を押えることができる。
また、上記実施例では、第１図に示したような方式で縦
方向のツイスト（Twist）を実施した場合について述べ
たが、信号線対を縦方向に分離して配置し、かつツイス
ト（Twist）を加えることにより、線間浮遊容量を介し
てのノイズ対策を施こすものであれば。いかなる種類の
ツイスト方式のものであっても適用することができる。
方向のツイスト（Twist）を実施した場合について述べ
たが、信号線対を縦方向に分離して配置し、かつツイス
ト（Twist）を加えることにより、線間浮遊容量を介し
てのノイズ対策を施こすものであれば。いかなる種類の
ツイスト方式のものであっても適用することができる。
［発明の効果］ 以上のようにこの発明によれば、配線の集積度を上げる
ことができると共に、信号線のノイズ対策が図ることが
でき、半導体装置の誤動作の発生を押えることが可能と
なる。
ことができると共に、信号線のノイズ対策が図ることが
でき、半導体装置の誤動作の発生を押えることが可能と
なる。
第１図はこの発明の一実施例である半導体装置の内部信
号線配置を示す平面図、第２図、第３図は、各々第１図
中のＸ・Ｘにおける断面図、及びＹ・Ｙにおける断面図
である。第４図は従来の半導体装置の内部信号線配置を
示した平面図、第５図は第４図中のＺ・Ｚにおける断面
図である。 図中、（１）は半導体基板（あるいは絶縁膜）、（２）
は信号線、（３）はコンタクトホール、（４）は絶縁膜
を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
号線配置を示す平面図、第２図、第３図は、各々第１図
中のＸ・Ｘにおける断面図、及びＹ・Ｙにおける断面図
である。第４図は従来の半導体装置の内部信号線配置を
示した平面図、第５図は第４図中のＺ・Ｚにおける断面
図である。 図中、（１）は半導体基板（あるいは絶縁膜）、（２）
は信号線、（３）はコンタクトホール、（４）は絶縁膜
を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】２本で対を成す信号線群を有する半導体装
置において、各信号線対を縦方向に分離して配置し、か
つツイスト（Twist）を施すことにより、上記信号線対
に同一のノイズが加わるようにし、半導体装置内部の回
路の誤動作を押えるよう図ったことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16531588A JPH0783056B2 (ja) | 1988-07-01 | 1988-07-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16531588A JPH0783056B2 (ja) | 1988-07-01 | 1988-07-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0215655A JPH0215655A (ja) | 1990-01-19 |
| JPH0783056B2 true JPH0783056B2 (ja) | 1995-09-06 |
Family
ID=15809996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16531588A Expired - Lifetime JPH0783056B2 (ja) | 1988-07-01 | 1988-07-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783056B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0430452A (ja) * | 1990-05-25 | 1992-02-03 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
-
1988
- 1988-07-01 JP JP16531588A patent/JPH0783056B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0215655A (ja) | 1990-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100187875B1 (ko) | 집적회로의 페어를 이루는 라인 도전체들의 단일 트위스트 배치 및 방법 | |
| US5886371A (en) | Integrated circuit with gate-array interconnections routed over memory area | |
| JPS60500111A (ja) | 半導体チツプパツケ−ジ | |
| JPH0732195B2 (ja) | 半導体集積回路 | |
| KR100300047B1 (ko) | 노이즈 간섭 방지를 위한 데이터라인 배열 구조를 갖는 반도체 메모리 소자 | |
| US5671173A (en) | Semiconductor integrated circuit device with oblique metallization lines over memory bit and word lines | |
| JPS5884455A (ja) | 半導体記憶装置 | |
| US6492707B1 (en) | Semiconductor integrated circuit device with pad impedance adjustment mechanism | |
| JPH0783056B2 (ja) | 半導体装置 | |
| US5448088A (en) | Semiconductor integrated circuit having lengthened connection pins for connection to external wirings | |
| JPH0529377A (ja) | 半導体装置 | |
| CN109509737B (zh) | 电子封装构件以及电路布局结构 | |
| US5365406A (en) | Master-slice type semiconductor integrated circuit device | |
| JPH04196462A (ja) | 多層配線構造の配線方法および半導体装置 | |
| KR100520239B1 (ko) | 반도체 장치의 신호버스라인 배치구조 및 방법 | |
| JPS6386454A (ja) | 半導体集積回路 | |
| JPH0430452A (ja) | 半導体集積回路装置 | |
| JPS63155791A (ja) | 高密度多層配線基板 | |
| JPH04113625A (ja) | 半導体装置の金属配線構造 | |
| JPS60165752A (ja) | 半導体集積回路 | |
| JPH034046Y2 (ja) | ||
| US20060227649A1 (en) | Dual port memory cell with reduced coupling capacitance and small cell size | |
| JPH02105532A (ja) | 半導体集積回路装置 | |
| JPS596067B2 (ja) | 半導体メモリ | |
| JPS60127797A (ja) | 多層プリント配線基板 |