JPH0783091B2 - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH0783091B2 JPH0783091B2 JP8091386A JP8091386A JPH0783091B2 JP H0783091 B2 JPH0783091 B2 JP H0783091B2 JP 8091386 A JP8091386 A JP 8091386A JP 8091386 A JP8091386 A JP 8091386A JP H0783091 B2 JPH0783091 B2 JP H0783091B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- emitter
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 230000003071 parasitic effect Effects 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、動作が選択的に切り換えられる増幅器など
を設置した半導体集積回路に係り、特に、動作切換え時
の寄生トランジスタの抑制に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit provided with an amplifier or the like whose operation can be selectively switched, and more particularly to suppression of a parasitic transistor at the time of operation switching.
一般に、テープレコーダやビデオテープレコーダでは記
録、再生のための信号系統を持ち、これらの信号系統を
選択的に切り換えて記録モード、再生モードを設定して
いるが、このような複数の信号系統を選択するシステム
では、複数の入力信号を選択して取り出す信号スイッチ
回路が設置される。そして、この種の信号スイッチ回路
は、小型化を図り、信号切換えの信頼性を高めるためIC
で構成される。In general, tape recorders and video tape recorders have signal systems for recording and playback, and these signal systems are selectively switched to set the recording mode and playback mode. In the selecting system, a signal switch circuit for selecting and extracting a plurality of input signals is installed. And this kind of signal switch circuit is designed to reduce the size and increase the reliability of signal switching.
Composed of.
第2図は、IC化された信号スイッチ回路の等価回路を示
す。この信号スイッチ回路では、2チャネルの信号を選
択的に切り換えるため、2つの増幅器2A、2Bが設置され
ており、その入力端子4A、4Bには各系統から個別に正弦
波信号またはパルスなどの入力信号Siが加えられる。そ
して、各増幅器2A、2Bに対して共通の出力段増幅器6が
設置されている。FIG. 2 shows an equivalent circuit of the signal switch circuit made into an IC. In this signal switch circuit, two amplifiers 2A and 2B are installed in order to selectively switch the signals of two channels, and the input terminals 4A and 4B individually input sine wave signals or pulses from each system. The signal Si is added. A common output stage amplifier 6 is installed for each amplifier 2A, 2B.
増幅器2A、2Bはトランジスタ8、10から構成される差動
増幅器12に対して共通の能動負荷としてカレントミラー
回路を構成するトランジスタ14、16を設置し、入力側の
トランジスタ8のベース側にはトランジスタ18および抵
抗20からなるトランジスタ8に対するバイアス回路を兼
ねる前段増幅器を設置している。そして、定電流源22か
らの定電流は、カレントミラー回路を構成するトランジ
スタ24、26、28、30および抵抗32、34、36、38によっ
て、差動増幅器12を構成するトランジスタ8、10および
前段増幅器としてのトランジスタ18のエミッタ側に供給
されるが、各増幅器2A、2Bの定電流源22に対してスイッ
チ回路40を設置して、その切換えに応じて定電流の供給
を選択し、選択すべき入力信号に応じて増幅器2A、2Bの
動作を切り換える。The amplifiers 2A and 2B are provided with transistors 14 and 16 forming a current mirror circuit as a common active load for the differential amplifier 12 formed of the transistors 8 and 10, and the transistors on the base side of the input side transistor 8 are transistors. A pre-stage amplifier that also functions as a bias circuit for the transistor 8 composed of 18 and the resistor 20 is installed. The constant current from the constant current source 22 is generated by the transistors 24, 26, 28, 30 and the resistors 32, 34, 36, 38 forming the current mirror circuit, and the transistors 8, 10 forming the differential amplifier 12 and the preceding stage. It is supplied to the emitter side of the transistor 18 as an amplifier, but a switch circuit 40 is installed for the constant current source 22 of each amplifier 2A, 2B, and the constant current supply is selected and selected according to the switching. The operation of the amplifiers 2A and 2B is switched according to the input signal to be output.
増幅器2A、2Bの動作選択によって得られた増幅器2Aまた
は増幅器2Bの出力信号は、出力段増幅器6に加えられ
る。出力段増幅器6は、出力用トランジスタ42、44に対
してバイアス回路を構成するトランジスタ46、48および
ダイオード50、52を設置するとともに、トランジスタ46
とカレントミラー回路を構成するトランジスタ54を設置
し、定電流源56からの定電流をトランジスタ54を介して
トランジスタ46、ダイオード50、52およびトランジスタ
48側に供給し、各増幅器2A、2Bの出力信号はトランジス
タ48に加えられている。The output signal of the amplifier 2A or the amplifier 2B obtained by selecting the operation of the amplifiers 2A and 2B is added to the output stage amplifier 6. The output stage amplifier 6 includes transistors 46 and 48 and diodes 50 and 52 that form a bias circuit for the output transistors 42 and 44, and the transistor 46 and
And a transistor 54 forming a current mirror circuit are installed, and a constant current from a constant current source 56 is passed through the transistor 54 to a transistor 46, diodes 50 and 52, and a transistor.
The signal is supplied to the 48 side, and the output signals of the amplifiers 2A and 2B are added to the transistor 48.
したがって、このような信号スイッチ回路では、入力端
子4A、4Bに加えられた信号に対して、スイッチ回路40を
切り換えて定電流I1、I2の何れか一方を流して増幅器2
A、2Bの動作を選択することにより、入力信号を通過さ
せて出力段増幅器6に加え、出力端子58から取り出すこ
とができる。なお、増幅器2A、2Bには、共通の帰還端子
60が設けられており、この帰還端子60に対して出力段増
幅器6の出力が帰還素子を介して帰還される。Therefore, in such a signal switching circuit, the switching circuit 40 is switched for the signal applied to the input terminals 4A and 4B, and one of the constant currents I 1 and I 2 is supplied to the amplifier 2
By selecting the operation of A or 2B, the input signal can be passed and added to the output stage amplifier 6 and taken out from the output terminal 58. The amplifiers 2A and 2B have a common feedback terminal.
60 is provided, and the output of the output stage amplifier 6 is fed back to the feedback terminal 60 via a feedback element.
ところで、この信号スイッチ回路では、増幅器2A、2Bの
何れかがカット・オフ状態に切り換えられた場合でも、
第3図に示すように、トランジスタ18に対してリーク電
流Irが流れ、このようなリーク電流Irは、高温下におい
て顕著である。By the way, in this signal switch circuit, even when any of the amplifiers 2A and 2B is switched to the cut-off state,
As shown in FIG. 3, a leak current Ir flows through the transistor 18, and such a leak current Ir is remarkable at high temperatures.
このようなリーク電流Irによってトランジスタ18には非
常に低いレベルのバイアス電流iが与えられることにな
る。Due to such a leak current Ir, a very low level bias current i is applied to the transistor 18.
このようなバイアス電流iが与えられると、第4図に示
すように、トランジスタ8に隣接して生起する寄生トラ
ンジスタ62にも非常に低いレベルでバイアス電流iが与
えられる。このとき、トランジスタ48、18のベース・エ
ミッタ間電圧をVF1、VF2、寄生トランジスタ62のベース
・エミッタ間電圧をVFSとすると、 VF1≒VF2+VFS ……(1) の関係が成立する。この結果、トランジスタ8にはコレ
クタからエミッタ側に電流が流れ、本来のコレクタがエ
ミッタに変わる逆β状態となり、カット・オフ状態にあ
る増幅器2Aまたは増幅器2B側からの信号が寄生トランジ
スタ62を介して逆相となって導通しているチャネル側の
増幅器2Bまたは増幅器2Aに伝搬される。When such a bias current i is applied, as shown in FIG. 4, the bias current i is also applied to the parasitic transistor 62 adjacent to the transistor 8 at a very low level. At this time, if the base-emitter voltages of the transistors 48 and 18 are V F1 , V F2 and the base-emitter voltage of the parasitic transistor 62 is V FS , the relationship of V F1 ≈ V F2 + V FS (1) To establish. As a result, a current flows from the collector to the emitter side of the transistor 8, and the original collector is changed to the emitter, and the reverse β state is reached, and the signal from the amplifier 2A or the amplifier 2B side in the cut-off state passes through the parasitic transistor 62. It is propagated to the amplifier 2B or the amplifier 2A on the channel side which is in a reverse phase and is in conduction.
第5図は、トランジスタ8、10に対して寄生トランジス
タ62が生起する状態を示す。FIG. 5 shows the state in which the parasitic transistor 62 occurs with respect to the transistors 8 and 10.
この半導体集積回路の場合、P型半導体からなる半導体
基板64にN型の高濃度領域からなる埋込み層66を形成し
た後、N型のエピタキシャル層68を形成し、エピタキシ
ャル層68に対してトランジスタ8、10の形成エリアを高
濃度のP型拡散領域からなる分離領域70の設置によって
他の部分と区画分離している。In the case of this semiconductor integrated circuit, after the buried layer 66 formed of the N-type high-concentration region is formed on the semiconductor substrate 64 formed of the P-type semiconductor, the N-type epitaxial layer 68 is formed, and the transistor 8 is formed on the epitaxial layer 68. , 10 are partitioned and separated from other parts by the installation of a separation region 70 composed of a high-concentration P-type diffusion region.
そして、分類領域70で包囲されたエピタキシャル層68の
内部表面層には、N型の高濃度領域を選択的に形成して
ベース72を設置するとともに、P型の複数の高濃度領域
を形成してコレクタ74、76およびエミッタ78を形成し、
トランジスタ8、10を構成している。なお、VF1、VF2は
バイアス電圧源を表わす。Then, in the inner surface layer of the epitaxial layer 68 surrounded by the classification region 70, an N-type high-concentration region is selectively formed and the base 72 is installed, and a plurality of P-type high-concentration regions are formed. To form collectors 74, 76 and emitter 78,
The transistors 8 and 10 are formed. Note that V F1 and V F2 represent bias voltage sources.
したがって、寄生トランジスタ62は、トランジスタ8の
ベース72をベース、コレクタ76をエミッタおよびP型の
分離領域70をコレクタとして生起し、リーク電流Irによ
ってトランジスタ18にバイアス電流iが与えられると、
寄生トランジスタ62もバイアスされて動作し、不要な信
号が逆相となって他チャネル側に漏洩する原因になる。Therefore, the parasitic transistor 62 is generated by using the base 72 of the transistor 8 as the base, the collector 76 as the emitter, and the P-type isolation region 70 as the collector, and the bias current i is given to the transistor 18 by the leak current Ir.
The parasitic transistor 62 is also biased and operates, causing an unnecessary signal to have an opposite phase and leak to the other channel side.
そこで、この発明は、このような寄生トランジスタの動
作を抑制して信号の漏れを防止した半導体集積回路の提
供を目的とする。Therefore, an object of the present invention is to provide a semiconductor integrated circuit in which the operation of such a parasitic transistor is suppressed to prevent signal leakage.
この発明の半導体集積回路は、第1図に例示するよう
に、選択的に動作が切り換えられる複数の増幅器2A、2B
が設置されるとともに、各増幅器の増幅すべき入力信号
の各信号入力部にPNP型トランジスタ18を備え、このPNP
型トランジスタ18のベース・エミッタ間を通して前記入
力信号が前記増幅器2A、2Bに加えられ、前記増幅器の動
作を選択的に停止させた際に、前記PNP型トランジスタ1
8のエミッタ側をベース、前記増幅器2A、2Bに設置され
ているトランジスタ8のコレクタ側をエミッタ、基板側
をコレクタするPNP型の寄生トランジスタ62が生起する
半導体集積回路であって、前記PNP型トランジスタ18の
コレクタ側を接地するとともに、そのエミッタ側に電流
供給手段(定電流源80)を接続し、前記増幅器の動作を
停止させた際に、前記PNP型トランジスタ18のエミッタ
側に前記電流供給手段(定電流源80)から電流を流し込
み、そのエミッタ電位を前記寄生トランジスタ62が活性
化しないレベルに維持させたことを特徴とする。The semiconductor integrated circuit of the present invention has a plurality of amplifiers 2A and 2B whose operations are selectively switched, as illustrated in FIG.
Is installed, and a PNP transistor 18 is provided at each signal input portion of the input signal to be amplified by each amplifier.
Of the PNP transistor 1 when the input signal is applied to the amplifiers 2A, 2B through the base-emitter of the transistor 18 to selectively stop the operation of the amplifier.
A semiconductor integrated circuit in which a PNP-type parasitic transistor 62 having an emitter side of 8 as a base, a collector side of the transistor 8 installed in the amplifiers 2A and 2B as an emitter, and a substrate side of the transistor 8 as a collector, is generated by the PNP-type transistor. When the collector side of 18 is grounded and a current supply means (constant current source 80) is connected to the emitter side thereof to stop the operation of the amplifier, the current supply means is provided to the emitter side of the PNP transistor 18. A current is supplied from the (constant current source 80) and the emitter potential thereof is maintained at a level at which the parasitic transistor 62 is not activated.
この発明の半導体集積回路は、増幅器2A、2Bの動作状態
に無関係に増幅器2A、2Bの信号入力部に設置したPNP型
トランジスタ18に対して電流供給手段(定電流源80)か
ら電流を供給することにより、そのPNP型トランジスタ1
8を動作状態として、そのエミッタ電位を寄生トランジ
スタ62が活性化しないレベルに維持させて、寄生トラン
ジスタ62の動作を抑える。The semiconductor integrated circuit of the present invention supplies current from the current supply means (constant current source 80) to the PNP type transistor 18 installed in the signal input section of the amplifiers 2A and 2B regardless of the operating states of the amplifiers 2A and 2B. That PNP transistor 1
8 is put into an operating state, the emitter potential thereof is maintained at a level at which the parasitic transistor 62 is not activated, and the operation of the parasitic transistor 62 is suppressed.
したがって、動作を停止している増幅器2Aまたは増幅器
2B側から動作中の増幅器2Bまたは増幅器2A側に対して、
寄生トランジスタ62の生起による信号の漏れを防止する
ことができる。Therefore, the amplifier 2A or the amplifier that has stopped operating
From the 2B side to the operating amplifier 2B or amplifier 2A side,
It is possible to prevent signal leakage due to the occurrence of the parasitic transistor 62.
以下、この発明の実施例を図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第1図は、この発明の半導体集積回路の実施例を示す。FIG. 1 shows an embodiment of a semiconductor integrated circuit of the present invention.
第1図に示すように、この半導体集積回路は、第2図に
示した信号スイッチ回路と同様の信号スイッチ回路を構
成している。すなわち、この信号スイッチ回路は、増幅
器2A、2Bを設置し、入力端子4A、4Bに加えられる入力信
号に対応して増幅器2A、2Bの動作を切り換え、各増幅器
2A、2Bから得られた出力信号を、各増幅器2A、2Bに対し
て共通に設置した出力段増幅器6に加えて取り出すもの
である。As shown in FIG. 1, this semiconductor integrated circuit constitutes a signal switch circuit similar to the signal switch circuit shown in FIG. That is, this signal switch circuit is provided with amplifiers 2A and 2B, and switches the operation of the amplifiers 2A and 2B in response to the input signal applied to the input terminals 4A and 4B.
The output signals obtained from 2A and 2B are taken out in addition to the output stage amplifier 6 commonly installed for each amplifier 2A and 2B.
各増幅器2A、2Bは、トランジスタ8、10から構成される
差動増幅器12に対して共通の能動負荷としてカレントミ
ラー回路を構成するトランジスタ14、16を設置し、信号
入力部のトラジスタ8のベース側には、PNP型トランジ
スタ18および抵抗20からなるトランジスタ8に対するバ
イアス回路を共用する前段増幅器が設置されている。定
電流源22からの定電流は、カレントミラー回路を構成す
るトランジスタ24、28、30および抵抗32、36、38によっ
て差動増幅器12のトランジスタ8、10に供給されるが、
各増幅器2A、2Bの定電流源22に対してスイッチ回路40を
設置して、その切換えに応じて定電流の供給が選択さ
れ、選択すべき入力信号に応じて増幅器2A、2Bの動作が
切り換えられる。Each of the amplifiers 2A and 2B is provided with transistors 14 and 16 forming a current mirror circuit as a common active load with respect to the differential amplifier 12 formed of the transistors 8 and 10, and the base side of the transistor 8 of the signal input section. A pre-stage amplifier that shares a bias circuit for the transistor 8 composed of the PNP type transistor 18 and the resistor 20 is installed in. The constant current from the constant current source 22 is supplied to the transistors 8 and 10 of the differential amplifier 12 by the transistors 24, 28 and 30 and the resistors 32, 36 and 38 which form the current mirror circuit.
A switch circuit 40 is installed for the constant current source 22 of each amplifier 2A, 2B, the supply of constant current is selected according to the switching, and the operation of the amplifier 2A, 2B is switched according to the input signal to be selected. To be
そして、差動増幅器12を構成するトランジスタ8、10に
動作電流を供給する電流供給系統に対して、電流供給手
段としての定電流源80を別個に設置し、この定電流源80
からの定電流を、トラジスタ8のベース側に設置したト
ランジスタ18のエミッタに常時供給するようにしてい
る。Then, a constant current source 80 as a current supply means is separately installed for the current supply system for supplying the operating currents to the transistors 8 and 10 which form the differential amplifier 12, and the constant current source 80
Is always supplied to the emitter of the transistor 18 installed on the base side of the transistor 8.
この場合、定電流源80は定電流源22とは別の回路を構成
しており、スイッチ回路40の切換えには無関係に定電流
を出力し、各増幅器2A、2Bの動作状態とは無関係にトラ
ンジスタ18がバイアス状態に設定されている。In this case, the constant current source 80 constitutes a circuit different from the constant current source 22, outputs a constant current regardless of the switching of the switch circuit 40, and is independent of the operating state of each amplifier 2A, 2B. Transistor 18 is biased.
そして、増幅器2A、2Bの動作選択によって得られた増幅
器2Aまたは増幅器2Bの出力信号が出力段増幅器6に加え
られる。出力段増幅器6は、出力用トランジスタ42、44
に対してバイアス回路を構成するトランジスタ46、48お
よびダイオード50、52を設置するとともに、トランジス
タ46とカレントミラー回路を構成するトランジスタ54を
設置し、定電流源56からの定電流をランジスタ54を介し
てトランジスタ46、ダイオード50、52およびトランジス
タ48側に供給している。各増幅器2A、2Bの出力信号は、
トランジスタ48に加えられて、その出力段増幅器6の出
力が出力端子58から取り出される。また、各増幅器2A、
2Bのトランジスタ10のベースに設けられた帰還端子60に
は、出力段増幅器6の出力端子58から図示していない帰
還回路を介して負帰還信号NFが加えられる。Then, the output signal of the amplifier 2A or the amplifier 2B obtained by selecting the operation of the amplifiers 2A and 2B is added to the output stage amplifier 6. The output stage amplifier 6 includes output transistors 42 and 44.
In addition to installing the transistors 46 and 48 and the diodes 50 and 52 that configure the bias circuit, the transistor 46 that configures the current mirror circuit with the transistor 46 is installed, and the constant current from the constant current source 56 is passed through the transistor 54. Is supplied to the transistor 46, the diodes 50 and 52, and the transistor 48. The output signal of each amplifier 2A, 2B is
In addition to the transistor 48, the output of the output stage amplifier 6 is taken out from the output terminal 58. Also, each amplifier 2A,
A negative feedback signal NF is applied to the feedback terminal 60 provided at the base of the 2B transistor 10 from the output terminal 58 of the output stage amplifier 6 via a feedback circuit (not shown).
したがって、この半導体集積回路では、スイッチ回路40
の切換えによる増幅器2A、2Bの差動増幅器12の動作状態
には無関係に、トランジスタ18に対してバイアス電流が
定電流源80から供給されて、トランジスタ18は導通状態
に維持され、そのエミッタ電位はPNP型の寄生トランジ
スタ62を活性化させないレベルに維持される。Therefore, in this semiconductor integrated circuit, the switch circuit 40
A bias current is supplied from the constant current source 80 to the transistor 18 regardless of the operating state of the differential amplifier 12 of the amplifiers 2A and 2B by switching the transistor 18, the transistor 18 is maintained in the conductive state, and its emitter potential is The PNP type parasitic transistor 62 is maintained at a level at which it is not activated.
この場合、第4図に示したトランジスタ8、48および寄
生トランジスタ62のバイアスは、 VF1≪VF2+VFS ……(2) の関係となり、寄生トランジスタ62は不活性の状態とな
る。この結果、第4図に示したような、本来、カット・
オフ状態にある増幅器2Aまたは増幅器2Bから動作状態に
ある増幅器2Bまたは増幅器2A側への信号の漏れを防止す
ることができる。In this case, the biases of the transistors 8 and 48 and the parasitic transistor 62 shown in FIG. 4 have a relationship of V F1 << V F2 + V FS (2), and the parasitic transistor 62 is inactive. As a result, as shown in FIG.
It is possible to prevent signal leakage from the amplifier 2A or amplifier 2B in the off state to the amplifier 2B or amplifier 2A side in the operating state.
なお、実施例では、増幅器2A、2Bの信号入力部に設置さ
れたPNP型トランジスタ18に対する電流供給手段として
定電流源80を設置したが、PNP型トランジスタ18に対す
る電流供給手段としては、PNP型トランジスタ18のエミ
ッタ電位を寄生トランジスタ62が生起しないレベルに維
持する電流供給能力を持つ抵抗などの素子で構成すれば
よく、定電流源80に限定されるものではない。In the embodiment, the constant current source 80 is installed as the current supply means for the PNP type transistor 18 installed in the signal input section of the amplifiers 2A and 2B, but as the current supply means for the PNP type transistor 18, the PNP type transistor 18 is used. The constant current source 80 is not limited to the constant current source 80 as long as it is composed of an element such as a resistor having a current supply capability for maintaining the emitter potential of 18 at a level at which the parasitic transistor 62 does not occur.
以上説明したように、この発明によれば、増幅器の動作
状態には無関係に、増幅器の信号入力部に設置したPNP
型トランジスタに対して電流供給手段から電流を供給す
ることにより、PNP型トランジスタを動作させてPNP型の
トランジスタの活性化を抑制することにより、動作を停
止している増幅器側から動作中の増幅器側に対して、寄
生トランジスタの活性化による信号の漏れを防止するこ
とができる。As described above, according to the present invention, the PNP installed in the signal input section of the amplifier is irrespective of the operating state of the amplifier.
The current is supplied from the current supply means to the P-type transistor to operate the PNP-type transistor and suppress the activation of the PNP-type transistor. On the other hand, it is possible to prevent signal leakage due to activation of the parasitic transistor.
第1図はこの発明の半導体集積回路の実施例の等価回路
を示す回路図、第2図は従来の信号スイッチ回路を構成
する半導体集積回路の等価回路を示す回路図、第3図は
第2図に示した半導体集積回路のカット・オフ側の増幅
器を示す回路図、第4図は第3図に示した増幅器におけ
る寄生トランジスタの生起を示す回路図、第5図は第4
図の半導体集積回路の構造を示す断面図である。 2A、2B……増幅器 8……トランジスタ 18……PNP型トランジスタ 62……寄生トランジスタ 80……定電流源(電流供給手段)FIG. 1 is a circuit diagram showing an equivalent circuit of an embodiment of a semiconductor integrated circuit of the present invention, FIG. 2 is a circuit diagram showing an equivalent circuit of a semiconductor integrated circuit which constitutes a conventional signal switch circuit, and FIG. FIG. 4 is a circuit diagram showing an amplifier on the cut-off side of the semiconductor integrated circuit shown in FIG. 4, FIG. 4 is a circuit diagram showing occurrence of parasitic transistors in the amplifier shown in FIG. 3, and FIG.
It is sectional drawing which shows the structure of the semiconductor integrated circuit of a figure. 2A, 2B …… Amplifier 8 …… Transistor 18 …… PNP type transistor 62 …… Parasitic transistor 80 …… Constant current source (current supply means)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/62 // G11B 5/027 502 B 7426−5D H03F 3/72 H03K 17/16 A 9184−5J 17/62 Z 9184−5J ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H01L 23/62 // G11B 5/027 502 B 7426-5D H03F 3/72 H03K 17/16 A 9184 -5J 17/62 Z 9184-5J
Claims (1)
器が設置されるとともに、各増幅器の増幅すべき入力信
号の各信号入力部にPNP型トランジスタを備え、このPNP
型トランジスタのベース・エミッタ間を通して前記入力
信号が増幅器に加えられ、前記増幅器の動作を選択的に
停止させた際に、前記PNP型トランジスタのエミッタ側
をベース、前記増幅器に設置されているトランジスタの
コレクタ側をエミッタ、基板側をコレクタとするPNP型
の寄生トランジスタが生起する半導体集積回路であっ
て、 前記PNP型トランジスタのコレクタ側を接地するととも
に、そのエミッタ側に電流供給手段を接続し、前記増幅
器の動作を停止させた際に、前記PNP型トランジスタの
エミッタ側に前記電流供給手段から電流を流し込み、そ
のエミッタ電位を前記寄生トランジスタが活性化しない
レベルに維持させたことを特徴とする半導体集積回路。1. A plurality of amplifiers whose operation is selectively switched are installed, and a PNP type transistor is provided at each signal input portion of an input signal to be amplified of each amplifier.
The input signal is applied to the amplifier through the base-emitter of the P-type transistor and the operation of the amplifier is selectively stopped, the emitter side of the PNP-type transistor is the base, and A semiconductor integrated circuit in which a PNP type parasitic transistor having a collector side as an emitter and a substrate side as a collector occurs, wherein the collector side of the PNP type transistor is grounded, and a current supply means is connected to the emitter side thereof. A semiconductor integrated device characterized in that, when the operation of the amplifier is stopped, a current is caused to flow from the current supply means to the emitter side of the PNP type transistor and the emitter potential thereof is maintained at a level at which the parasitic transistor is not activated. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8091386A JPH0783091B2 (en) | 1986-04-08 | 1986-04-08 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8091386A JPH0783091B2 (en) | 1986-04-08 | 1986-04-08 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62237755A JPS62237755A (en) | 1987-10-17 |
| JPH0783091B2 true JPH0783091B2 (en) | 1995-09-06 |
Family
ID=13731628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8091386A Expired - Lifetime JPH0783091B2 (en) | 1986-04-08 | 1986-04-08 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783091B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2687160B2 (en) * | 1989-03-17 | 1997-12-08 | 松下電器産業株式会社 | Switch circuit |
-
1986
- 1986-04-08 JP JP8091386A patent/JPH0783091B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62237755A (en) | 1987-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027177A (en) | Clamping circuit | |
| US4191899A (en) | Voltage variable integrated circuit capacitor and bootstrap driver circuit | |
| US3946423A (en) | Opto-coupler | |
| EP0091119A2 (en) | Monolithic semiconductor integrated A.C. switch circuit | |
| JPH0783091B2 (en) | Semiconductor integrated circuit | |
| US4243896A (en) | I2 L Circuit with auxiliary transistor | |
| CA1097752A (en) | Current mirror circuit | |
| US4345166A (en) | Current source having saturation protection | |
| US5545918A (en) | Circuit construction for controlling saturation of a transistor | |
| US4348600A (en) | Controlled current source for I2 L to analog interfaces | |
| CA1169499A (en) | Interface circuits between injection-logic layers which are superimposed and biassed with different voltages | |
| EP0409571B1 (en) | Integrated constant current circuit with a BJT and a JFET | |
| US4301382A (en) | I2L With PNPN injector | |
| CA1098595A (en) | Logic element having low power consumption | |
| US5401995A (en) | Circuit with diode-protected emitter resistors | |
| US3668540A (en) | Integrated video amplifier | |
| US4532482A (en) | Circuit for preventing malfunction of muting amplifier | |
| US6081139A (en) | Differential amplifier with lateral bipolar transistor | |
| JP2647057B2 (en) | Semiconductor device | |
| JPS61114609A (en) | Wide-range amplifier circuit | |
| JP3315310B2 (en) | Semiconductor device | |
| JPH0733463Y2 (en) | Data transmission circuit | |
| JP2633831B2 (en) | Bipolar semiconductor integrated circuit | |
| JPS61150229A (en) | Integrated circuit | |
| JPH041508B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |