JPH0783091B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0783091B2 JPH0783091B2 JP8091386A JP8091386A JPH0783091B2 JP H0783091 B2 JPH0783091 B2 JP H0783091B2 JP 8091386 A JP8091386 A JP 8091386A JP 8091386 A JP8091386 A JP 8091386A JP H0783091 B2 JPH0783091 B2 JP H0783091B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- emitter
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 230000003071 parasitic effect Effects 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、動作が選択的に切り換えられる増幅器など
を設置した半導体集積回路に係り、特に、動作切換え時
の寄生トランジスタの抑制に関する。
を設置した半導体集積回路に係り、特に、動作切換え時
の寄生トランジスタの抑制に関する。
一般に、テープレコーダやビデオテープレコーダでは記
録、再生のための信号系統を持ち、これらの信号系統を
選択的に切り換えて記録モード、再生モードを設定して
いるが、このような複数の信号系統を選択するシステム
では、複数の入力信号を選択して取り出す信号スイッチ
回路が設置される。そして、この種の信号スイッチ回路
は、小型化を図り、信号切換えの信頼性を高めるためIC
で構成される。
録、再生のための信号系統を持ち、これらの信号系統を
選択的に切り換えて記録モード、再生モードを設定して
いるが、このような複数の信号系統を選択するシステム
では、複数の入力信号を選択して取り出す信号スイッチ
回路が設置される。そして、この種の信号スイッチ回路
は、小型化を図り、信号切換えの信頼性を高めるためIC
で構成される。
第２図は、IC化された信号スイッチ回路の等価回路を示
す。この信号スイッチ回路では、２チャネルの信号を選
択的に切り換えるため、２つの増幅器2A、2Bが設置され
ており、その入力端子4A、4Bには各系統から個別に正弦
波信号またはパルスなどの入力信号Siが加えられる。そ
して、各増幅器2A、2Bに対して共通の出力段増幅器６が
設置されている。
す。この信号スイッチ回路では、２チャネルの信号を選
択的に切り換えるため、２つの増幅器2A、2Bが設置され
ており、その入力端子4A、4Bには各系統から個別に正弦
波信号またはパルスなどの入力信号Siが加えられる。そ
して、各増幅器2A、2Bに対して共通の出力段増幅器６が
設置されている。
増幅器2A、2Bはトランジスタ８、10から構成される差動
増幅器12に対して共通の能動負荷としてカレントミラー
回路を構成するトランジスタ14、16を設置し、入力側の
トランジスタ８のベース側にはトランジスタ18および抵
抗20からなるトランジスタ８に対するバイアス回路を兼
ねる前段増幅器を設置している。そして、定電流源22か
らの定電流は、カレントミラー回路を構成するトランジ
スタ24、26、28、30および抵抗32、34、36、38によっ
て、差動増幅器12を構成するトランジスタ８、10および
前段増幅器としてのトランジスタ18のエミッタ側に供給
されるが、各増幅器2A、2Bの定電流源22に対してスイッ
チ回路40を設置して、その切換えに応じて定電流の供給
を選択し、選択すべき入力信号に応じて増幅器2A、2Bの
動作を切り換える。
増幅器12に対して共通の能動負荷としてカレントミラー
回路を構成するトランジスタ14、16を設置し、入力側の
トランジスタ８のベース側にはトランジスタ18および抵
抗20からなるトランジスタ８に対するバイアス回路を兼
ねる前段増幅器を設置している。そして、定電流源22か
らの定電流は、カレントミラー回路を構成するトランジ
スタ24、26、28、30および抵抗32、34、36、38によっ
て、差動増幅器12を構成するトランジスタ８、10および
前段増幅器としてのトランジスタ18のエミッタ側に供給
されるが、各増幅器2A、2Bの定電流源22に対してスイッ
チ回路40を設置して、その切換えに応じて定電流の供給
を選択し、選択すべき入力信号に応じて増幅器2A、2Bの
動作を切り換える。
増幅器2A、2Bの動作選択によって得られた増幅器2Aまた
は増幅器2Bの出力信号は、出力段増幅器６に加えられ
る。出力段増幅器６は、出力用トランジスタ42、44に対
してバイアス回路を構成するトランジスタ46、48および
ダイオード50、52を設置するとともに、トランジスタ46
とカレントミラー回路を構成するトランジスタ54を設置
し、定電流源56からの定電流をトランジスタ54を介して
トランジスタ46、ダイオード50、52およびトランジスタ
48側に供給し、各増幅器2A、2Bの出力信号はトランジス
タ48に加えられている。
は増幅器2Bの出力信号は、出力段増幅器６に加えられ
る。出力段増幅器６は、出力用トランジスタ42、44に対
してバイアス回路を構成するトランジスタ46、48および
ダイオード50、52を設置するとともに、トランジスタ46
とカレントミラー回路を構成するトランジスタ54を設置
し、定電流源56からの定電流をトランジスタ54を介して
トランジスタ46、ダイオード50、52およびトランジスタ
48側に供給し、各増幅器2A、2Bの出力信号はトランジス
タ48に加えられている。
したがって、このような信号スイッチ回路では、入力端
子4A、4Bに加えられた信号に対して、スイッチ回路40を
切り換えて定電流I1、I2の何れか一方を流して増幅器2
A、2Bの動作を選択することにより、入力信号を通過さ
せて出力段増幅器６に加え、出力端子58から取り出すこ
とができる。なお、増幅器2A、2Bには、共通の帰還端子
60が設けられており、この帰還端子60に対して出力段増
幅器６の出力が帰還素子を介して帰還される。
子4A、4Bに加えられた信号に対して、スイッチ回路40を
切り換えて定電流I1、I2の何れか一方を流して増幅器2
A、2Bの動作を選択することにより、入力信号を通過さ
せて出力段増幅器６に加え、出力端子58から取り出すこ
とができる。なお、増幅器2A、2Bには、共通の帰還端子
60が設けられており、この帰還端子60に対して出力段増
幅器６の出力が帰還素子を介して帰還される。
ところで、この信号スイッチ回路では、増幅器2A、2Bの
何れかがカット・オフ状態に切り換えられた場合でも、
第３図に示すように、トランジスタ18に対してリーク電
流Irが流れ、このようなリーク電流Irは、高温下におい
て顕著である。
何れかがカット・オフ状態に切り換えられた場合でも、
第３図に示すように、トランジスタ18に対してリーク電
流Irが流れ、このようなリーク電流Irは、高温下におい
て顕著である。
このようなリーク電流Irによってトランジスタ18には非
常に低いレベルのバイアス電流ｉが与えられることにな
る。
常に低いレベルのバイアス電流ｉが与えられることにな
る。
このようなバイアス電流ｉが与えられると、第４図に示
すように、トランジスタ８に隣接して生起する寄生トラ
ンジスタ62にも非常に低いレベルでバイアス電流ｉが与
えられる。このとき、トランジスタ48、18のベース・エ
ミッタ間電圧をVF1、VF2、寄生トランジスタ62のベース
・エミッタ間電圧をVFSとすると、 VF1≒VF2＋VFS ……（１） の関係が成立する。この結果、トランジスタ８にはコレ
クタからエミッタ側に電流が流れ、本来のコレクタがエ
ミッタに変わる逆β状態となり、カット・オフ状態にあ
る増幅器2Aまたは増幅器2B側からの信号が寄生トランジ
スタ62を介して逆相となって導通しているチャネル側の
増幅器2Bまたは増幅器2Aに伝搬される。
すように、トランジスタ８に隣接して生起する寄生トラ
ンジスタ62にも非常に低いレベルでバイアス電流ｉが与
えられる。このとき、トランジスタ48、18のベース・エ
ミッタ間電圧をVF1、VF2、寄生トランジスタ62のベース
・エミッタ間電圧をVFSとすると、 VF1≒VF2＋VFS ……（１） の関係が成立する。この結果、トランジスタ８にはコレ
クタからエミッタ側に電流が流れ、本来のコレクタがエ
ミッタに変わる逆β状態となり、カット・オフ状態にあ
る増幅器2Aまたは増幅器2B側からの信号が寄生トランジ
スタ62を介して逆相となって導通しているチャネル側の
増幅器2Bまたは増幅器2Aに伝搬される。
第５図は、トランジスタ８、10に対して寄生トランジス
タ62が生起する状態を示す。
タ62が生起する状態を示す。
この半導体集積回路の場合、Ｐ型半導体からなる半導体
基板64にＮ型の高濃度領域からなる埋込み層66を形成し
た後、Ｎ型のエピタキシャル層68を形成し、エピタキシ
ャル層68に対してトランジスタ８、10の形成エリアを高
濃度のＰ型拡散領域からなる分離領域70の設置によって
他の部分と区画分離している。
基板64にＮ型の高濃度領域からなる埋込み層66を形成し
た後、Ｎ型のエピタキシャル層68を形成し、エピタキシ
ャル層68に対してトランジスタ８、10の形成エリアを高
濃度のＰ型拡散領域からなる分離領域70の設置によって
他の部分と区画分離している。
そして、分類領域70で包囲されたエピタキシャル層68の
内部表面層には、Ｎ型の高濃度領域を選択的に形成して
ベース72を設置するとともに、Ｐ型の複数の高濃度領域
を形成してコレクタ74、76およびエミッタ78を形成し、
トランジスタ８、10を構成している。なお、VF1、VF2は
バイアス電圧源を表わす。
内部表面層には、Ｎ型の高濃度領域を選択的に形成して
ベース72を設置するとともに、Ｐ型の複数の高濃度領域
を形成してコレクタ74、76およびエミッタ78を形成し、
トランジスタ８、10を構成している。なお、VF1、VF2は
バイアス電圧源を表わす。
したがって、寄生トランジスタ62は、トランジスタ８の
ベース72をベース、コレクタ76をエミッタおよびＰ型の
分離領域70をコレクタとして生起し、リーク電流Irによ
ってトランジスタ18にバイアス電流ｉが与えられると、
寄生トランジスタ62もバイアスされて動作し、不要な信
号が逆相となって他チャネル側に漏洩する原因になる。
ベース72をベース、コレクタ76をエミッタおよびＰ型の
分離領域70をコレクタとして生起し、リーク電流Irによ
ってトランジスタ18にバイアス電流ｉが与えられると、
寄生トランジスタ62もバイアスされて動作し、不要な信
号が逆相となって他チャネル側に漏洩する原因になる。
そこで、この発明は、このような寄生トランジスタの動
作を抑制して信号の漏れを防止した半導体集積回路の提
供を目的とする。
作を抑制して信号の漏れを防止した半導体集積回路の提
供を目的とする。
この発明の半導体集積回路は、第１図に例示するよう
に、選択的に動作が切り換えられる複数の増幅器2A、2B
が設置されるとともに、各増幅器の増幅すべき入力信号
の各信号入力部にPNP型トランジスタ18を備え、このPNP
型トランジスタ18のベース・エミッタ間を通して前記入
力信号が前記増幅器2A、2Bに加えられ、前記増幅器の動
作を選択的に停止させた際に、前記PNP型トランジスタ1
8のエミッタ側をベース、前記増幅器2A、2Bに設置され
ているトランジスタ８のコレクタ側をエミッタ、基板側
をコレクタするPNP型の寄生トランジスタ62が生起する
半導体集積回路であって、前記PNP型トランジスタ18の
コレクタ側を接地するとともに、そのエミッタ側に電流
供給手段（定電流源80）を接続し、前記増幅器の動作を
停止させた際に、前記PNP型トランジスタ18のエミッタ
側に前記電流供給手段（定電流源80）から電流を流し込
み、そのエミッタ電位を前記寄生トランジスタ62が活性
化しないレベルに維持させたことを特徴とする。
に、選択的に動作が切り換えられる複数の増幅器2A、2B
が設置されるとともに、各増幅器の増幅すべき入力信号
の各信号入力部にPNP型トランジスタ18を備え、このPNP
型トランジスタ18のベース・エミッタ間を通して前記入
力信号が前記増幅器2A、2Bに加えられ、前記増幅器の動
作を選択的に停止させた際に、前記PNP型トランジスタ1
8のエミッタ側をベース、前記増幅器2A、2Bに設置され
ているトランジスタ８のコレクタ側をエミッタ、基板側
をコレクタするPNP型の寄生トランジスタ62が生起する
半導体集積回路であって、前記PNP型トランジスタ18の
コレクタ側を接地するとともに、そのエミッタ側に電流
供給手段（定電流源80）を接続し、前記増幅器の動作を
停止させた際に、前記PNP型トランジスタ18のエミッタ
側に前記電流供給手段（定電流源80）から電流を流し込
み、そのエミッタ電位を前記寄生トランジスタ62が活性
化しないレベルに維持させたことを特徴とする。
この発明の半導体集積回路は、増幅器2A、2Bの動作状態
に無関係に増幅器2A、2Bの信号入力部に設置したPNP型
トランジスタ18に対して電流供給手段（定電流源80）か
ら電流を供給することにより、そのPNP型トランジスタ1
8を動作状態として、そのエミッタ電位を寄生トランジ
スタ62が活性化しないレベルに維持させて、寄生トラン
ジスタ62の動作を抑える。
に無関係に増幅器2A、2Bの信号入力部に設置したPNP型
トランジスタ18に対して電流供給手段（定電流源80）か
ら電流を供給することにより、そのPNP型トランジスタ1
8を動作状態として、そのエミッタ電位を寄生トランジ
スタ62が活性化しないレベルに維持させて、寄生トラン
ジスタ62の動作を抑える。
したがって、動作を停止している増幅器2Aまたは増幅器
2B側から動作中の増幅器2Bまたは増幅器2A側に対して、
寄生トランジスタ62の生起による信号の漏れを防止する
ことができる。
2B側から動作中の増幅器2Bまたは増幅器2A側に対して、
寄生トランジスタ62の生起による信号の漏れを防止する
ことができる。
以下、この発明の実施例を図面を参照して説明する。
第１図は、この発明の半導体集積回路の実施例を示す。
第１図に示すように、この半導体集積回路は、第２図に
示した信号スイッチ回路と同様の信号スイッチ回路を構
成している。すなわち、この信号スイッチ回路は、増幅
器2A、2Bを設置し、入力端子4A、4Bに加えられる入力信
号に対応して増幅器2A、2Bの動作を切り換え、各増幅器
2A、2Bから得られた出力信号を、各増幅器2A、2Bに対し
て共通に設置した出力段増幅器６に加えて取り出すもの
である。
示した信号スイッチ回路と同様の信号スイッチ回路を構
成している。すなわち、この信号スイッチ回路は、増幅
器2A、2Bを設置し、入力端子4A、4Bに加えられる入力信
号に対応して増幅器2A、2Bの動作を切り換え、各増幅器
2A、2Bから得られた出力信号を、各増幅器2A、2Bに対し
て共通に設置した出力段増幅器６に加えて取り出すもの
である。
各増幅器2A、2Bは、トランジスタ８、10から構成される
差動増幅器12に対して共通の能動負荷としてカレントミ
ラー回路を構成するトランジスタ14、16を設置し、信号
入力部のトラジスタ８のベース側には、PNP型トランジ
スタ18および抵抗20からなるトランジスタ８に対するバ
イアス回路を共用する前段増幅器が設置されている。定
電流源22からの定電流は、カレントミラー回路を構成す
るトランジスタ24、28、30および抵抗32、36、38によっ
て差動増幅器12のトランジスタ８、10に供給されるが、
各増幅器2A、2Bの定電流源22に対してスイッチ回路40を
設置して、その切換えに応じて定電流の供給が選択さ
れ、選択すべき入力信号に応じて増幅器2A、2Bの動作が
切り換えられる。
差動増幅器12に対して共通の能動負荷としてカレントミ
ラー回路を構成するトランジスタ14、16を設置し、信号
入力部のトラジスタ８のベース側には、PNP型トランジ
スタ18および抵抗20からなるトランジスタ８に対するバ
イアス回路を共用する前段増幅器が設置されている。定
電流源22からの定電流は、カレントミラー回路を構成す
るトランジスタ24、28、30および抵抗32、36、38によっ
て差動増幅器12のトランジスタ８、10に供給されるが、
各増幅器2A、2Bの定電流源22に対してスイッチ回路40を
設置して、その切換えに応じて定電流の供給が選択さ
れ、選択すべき入力信号に応じて増幅器2A、2Bの動作が
切り換えられる。
そして、差動増幅器12を構成するトランジスタ８、10に
動作電流を供給する電流供給系統に対して、電流供給手
段としての定電流源80を別個に設置し、この定電流源80
からの定電流を、トラジスタ８のベース側に設置したト
ランジスタ18のエミッタに常時供給するようにしてい
る。
動作電流を供給する電流供給系統に対して、電流供給手
段としての定電流源80を別個に設置し、この定電流源80
からの定電流を、トラジスタ８のベース側に設置したト
ランジスタ18のエミッタに常時供給するようにしてい
る。
この場合、定電流源80は定電流源22とは別の回路を構成
しており、スイッチ回路40の切換えには無関係に定電流
を出力し、各増幅器2A、2Bの動作状態とは無関係にトラ
ンジスタ18がバイアス状態に設定されている。
しており、スイッチ回路40の切換えには無関係に定電流
を出力し、各増幅器2A、2Bの動作状態とは無関係にトラ
ンジスタ18がバイアス状態に設定されている。
そして、増幅器2A、2Bの動作選択によって得られた増幅
器2Aまたは増幅器2Bの出力信号が出力段増幅器６に加え
られる。出力段増幅器６は、出力用トランジスタ42、44
に対してバイアス回路を構成するトランジスタ46、48お
よびダイオード50、52を設置するとともに、トランジス
タ46とカレントミラー回路を構成するトランジスタ54を
設置し、定電流源56からの定電流をランジスタ54を介し
てトランジスタ46、ダイオード50、52およびトランジス
タ48側に供給している。各増幅器2A、2Bの出力信号は、
トランジスタ48に加えられて、その出力段増幅器６の出
力が出力端子58から取り出される。また、各増幅器2A、
2Bのトランジスタ10のベースに設けられた帰還端子60に
は、出力段増幅器６の出力端子58から図示していない帰
還回路を介して負帰還信号NFが加えられる。
器2Aまたは増幅器2Bの出力信号が出力段増幅器６に加え
られる。出力段増幅器６は、出力用トランジスタ42、44
に対してバイアス回路を構成するトランジスタ46、48お
よびダイオード50、52を設置するとともに、トランジス
タ46とカレントミラー回路を構成するトランジスタ54を
設置し、定電流源56からの定電流をランジスタ54を介し
てトランジスタ46、ダイオード50、52およびトランジス
タ48側に供給している。各増幅器2A、2Bの出力信号は、
トランジスタ48に加えられて、その出力段増幅器６の出
力が出力端子58から取り出される。また、各増幅器2A、
2Bのトランジスタ10のベースに設けられた帰還端子60に
は、出力段増幅器６の出力端子58から図示していない帰
還回路を介して負帰還信号NFが加えられる。
したがって、この半導体集積回路では、スイッチ回路40
の切換えによる増幅器2A、2Bの差動増幅器12の動作状態
には無関係に、トランジスタ18に対してバイアス電流が
定電流源80から供給されて、トランジスタ18は導通状態
に維持され、そのエミッタ電位はPNP型の寄生トランジ
スタ62を活性化させないレベルに維持される。
の切換えによる増幅器2A、2Bの差動増幅器12の動作状態
には無関係に、トランジスタ18に対してバイアス電流が
定電流源80から供給されて、トランジスタ18は導通状態
に維持され、そのエミッタ電位はPNP型の寄生トランジ
スタ62を活性化させないレベルに維持される。
この場合、第４図に示したトランジスタ８、48および寄
生トランジスタ62のバイアスは、 VF1≪VF2＋VFS ……（２） の関係となり、寄生トランジスタ62は不活性の状態とな
る。この結果、第４図に示したような、本来、カット・
オフ状態にある増幅器2Aまたは増幅器2Bから動作状態に
ある増幅器2Bまたは増幅器2A側への信号の漏れを防止す
ることができる。
生トランジスタ62のバイアスは、 VF1≪VF2＋VFS ……（２） の関係となり、寄生トランジスタ62は不活性の状態とな
る。この結果、第４図に示したような、本来、カット・
オフ状態にある増幅器2Aまたは増幅器2Bから動作状態に
ある増幅器2Bまたは増幅器2A側への信号の漏れを防止す
ることができる。
なお、実施例では、増幅器2A、2Bの信号入力部に設置さ
れたPNP型トランジスタ18に対する電流供給手段として
定電流源80を設置したが、PNP型トランジスタ18に対す
る電流供給手段としては、PNP型トランジスタ18のエミ
ッタ電位を寄生トランジスタ62が生起しないレベルに維
持する電流供給能力を持つ抵抗などの素子で構成すれば
よく、定電流源80に限定されるものではない。
れたPNP型トランジスタ18に対する電流供給手段として
定電流源80を設置したが、PNP型トランジスタ18に対す
る電流供給手段としては、PNP型トランジスタ18のエミ
ッタ電位を寄生トランジスタ62が生起しないレベルに維
持する電流供給能力を持つ抵抗などの素子で構成すれば
よく、定電流源80に限定されるものではない。
以上説明したように、この発明によれば、増幅器の動作
状態には無関係に、増幅器の信号入力部に設置したPNP
型トランジスタに対して電流供給手段から電流を供給す
ることにより、PNP型トランジスタを動作させてPNP型の
トランジスタの活性化を抑制することにより、動作を停
止している増幅器側から動作中の増幅器側に対して、寄
生トランジスタの活性化による信号の漏れを防止するこ
とができる。
状態には無関係に、増幅器の信号入力部に設置したPNP
型トランジスタに対して電流供給手段から電流を供給す
ることにより、PNP型トランジスタを動作させてPNP型の
トランジスタの活性化を抑制することにより、動作を停
止している増幅器側から動作中の増幅器側に対して、寄
生トランジスタの活性化による信号の漏れを防止するこ
とができる。
第１図はこの発明の半導体集積回路の実施例の等価回路
を示す回路図、第２図は従来の信号スイッチ回路を構成
する半導体集積回路の等価回路を示す回路図、第３図は
第２図に示した半導体集積回路のカット・オフ側の増幅
器を示す回路図、第４図は第３図に示した増幅器におけ
る寄生トランジスタの生起を示す回路図、第５図は第４
図の半導体集積回路の構造を示す断面図である。 2A、2B……増幅器 ８……トランジスタ 18……PNP型トランジスタ 62……寄生トランジスタ 80……定電流源（電流供給手段）
を示す回路図、第２図は従来の信号スイッチ回路を構成
する半導体集積回路の等価回路を示す回路図、第３図は
第２図に示した半導体集積回路のカット・オフ側の増幅
器を示す回路図、第４図は第３図に示した増幅器におけ
る寄生トランジスタの生起を示す回路図、第５図は第４
図の半導体集積回路の構造を示す断面図である。 2A、2B……増幅器 ８……トランジスタ 18……PNP型トランジスタ 62……寄生トランジスタ 80……定電流源（電流供給手段）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/62 // Ｇ１１Ｂ 5/027 ５０２ Ｂ 7426−5Ｄ Ｈ０３Ｆ 3/72 Ｈ０３Ｋ 17/16 Ａ 9184−5Ｊ 17/62 Ｚ 9184−5Ｊ
Claims (1)
- 【請求項１】選択的に動作が切り換えられる複数の増幅
器が設置されるとともに、各増幅器の増幅すべき入力信
号の各信号入力部にPNP型トランジスタを備え、このPNP
型トランジスタのベース・エミッタ間を通して前記入力
信号が増幅器に加えられ、前記増幅器の動作を選択的に
停止させた際に、前記PNP型トランジスタのエミッタ側
をベース、前記増幅器に設置されているトランジスタの
コレクタ側をエミッタ、基板側をコレクタとするPNP型
の寄生トランジスタが生起する半導体集積回路であっ
て、 前記PNP型トランジスタのコレクタ側を接地するととも
に、そのエミッタ側に電流供給手段を接続し、前記増幅
器の動作を停止させた際に、前記PNP型トランジスタの
エミッタ側に前記電流供給手段から電流を流し込み、そ
のエミッタ電位を前記寄生トランジスタが活性化しない
レベルに維持させたことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8091386A JPH0783091B2 (ja) | 1986-04-08 | 1986-04-08 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8091386A JPH0783091B2 (ja) | 1986-04-08 | 1986-04-08 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62237755A JPS62237755A (ja) | 1987-10-17 |
| JPH0783091B2 true JPH0783091B2 (ja) | 1995-09-06 |
Family
ID=13731628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8091386A Expired - Lifetime JPH0783091B2 (ja) | 1986-04-08 | 1986-04-08 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783091B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2687160B2 (ja) * | 1989-03-17 | 1997-12-08 | 松下電器産業株式会社 | スイッチ回路 |
-
1986
- 1986-04-08 JP JP8091386A patent/JPH0783091B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62237755A (ja) | 1987-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027177A (en) | Clamping circuit | |
| US4191899A (en) | Voltage variable integrated circuit capacitor and bootstrap driver circuit | |
| US3946423A (en) | Opto-coupler | |
| EP0091119A2 (en) | Monolithic semiconductor integrated A.C. switch circuit | |
| JPH0783091B2 (ja) | 半導体集積回路 | |
| US4243896A (en) | I2 L Circuit with auxiliary transistor | |
| CA1097752A (en) | Current mirror circuit | |
| US4345166A (en) | Current source having saturation protection | |
| US5545918A (en) | Circuit construction for controlling saturation of a transistor | |
| US4348600A (en) | Controlled current source for I2 L to analog interfaces | |
| CA1169499A (en) | Interface circuits between injection-logic layers which are superimposed and biassed with different voltages | |
| EP0409571B1 (en) | Integrated constant current circuit with a BJT and a JFET | |
| US4301382A (en) | I2L With PNPN injector | |
| CA1098595A (en) | Logic element having low power consumption | |
| US5401995A (en) | Circuit with diode-protected emitter resistors | |
| US3668540A (en) | Integrated video amplifier | |
| US4532482A (en) | Circuit for preventing malfunction of muting amplifier | |
| US6081139A (en) | Differential amplifier with lateral bipolar transistor | |
| JP2647057B2 (ja) | 半導体装置 | |
| JPS61114609A (ja) | 広範囲増幅器回路 | |
| JP3315310B2 (ja) | 半導体装置 | |
| JPH0733463Y2 (ja) | データ伝送回路 | |
| JP2633831B2 (ja) | バイポーラ型半導体集積回路 | |
| JPS61150229A (ja) | 集積回路 | |
| JPH041508B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |