JPH0783544B2 - 高電圧回路用半導体スイッチ素子の故障検出方法 - Google Patents
高電圧回路用半導体スイッチ素子の故障検出方法Info
- Publication number
- JPH0783544B2 JPH0783544B2 JP62282811A JP28281187A JPH0783544B2 JP H0783544 B2 JPH0783544 B2 JP H0783544B2 JP 62282811 A JP62282811 A JP 62282811A JP 28281187 A JP28281187 A JP 28281187A JP H0783544 B2 JPH0783544 B2 JP H0783544B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- circuit
- pulse
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体スイッチ素子の逆並列回路を多数直
列接続し、高電圧の交流回路に接続して使用する場合
の、高電圧回路用半導体スイッチ素子の故障検出方法に
関する。
列接続し、高電圧の交流回路に接続して使用する場合
の、高電圧回路用半導体スイッチ素子の故障検出方法に
関する。
高電圧の交流回路に接続する進相コンデンサの容量を変
更することで、この交流回路の遅れ無効電力を補償でき
ることは周知であり、このような進相コンデンサを用い
た静止形無効電力補償装置は、進み無効電力を補償する
ことはできないが、可動部分がなくて保守点検が容易で
あることから多用されている。
更することで、この交流回路の遅れ無効電力を補償でき
ることは周知であり、このような進相コンデンサを用い
た静止形無効電力補償装置は、進み無効電力を補償する
ことはできないが、可動部分がなくて保守点検が容易で
あることから多用されている。
この進相コンデンサを高電圧の交流回路に接続し、ある
いは切離しを行うために、逆並列接続された半導体スイ
ッチ素子を多数直列接続したものを使用するのである
が、これら多数の半導体スイッチ素子のうちの１個でも
異常になると、この静止形無効電力補償装置の運転に支
障を生じることから、どの素子がどのような異常を生じ
たかを、素早く、かつ確実に検出する必要がある。
いは切離しを行うために、逆並列接続された半導体スイ
ッチ素子を多数直列接続したものを使用するのである
が、これら多数の半導体スイッチ素子のうちの１個でも
異常になると、この静止形無効電力補償装置の運転に支
障を生じることから、どの素子がどのような異常を生じ
たかを、素早く、かつ確実に検出する必要がある。
第４図は逆並列接続された半導体スイッチ素子の故障検
出の従来例を示した回路図であるが、多数の逆並列接続
回路のうちの１組分のみをあらわしている。
出の従来例を示した回路図であるが、多数の逆並列接続
回路のうちの１組分のみをあらわしている。
この第４図において、半導体スイッチ素子としてのサイ
リスタ2Aと2Bとを相互に逆並列接続することで逆並列ユ
ニットを形成させているが、この逆並列ユニットには、
スナバ抵抗3Rとスナバコンデンサ3Cとでなるスナバ回路
が並列に接続されている。さらにこの逆並列ユニットの
両端に電圧が印加されたか否かを検出する電圧検出器1
0、ならびに過大な電圧の印加を検出する過電圧検出器2
0とが設備されている。
リスタ2Aと2Bとを相互に逆並列接続することで逆並列ユ
ニットを形成させているが、この逆並列ユニットには、
スナバ抵抗3Rとスナバコンデンサ3Cとでなるスナバ回路
が並列に接続されている。さらにこの逆並列ユニットの
両端に電圧が印加されたか否かを検出する電圧検出器1
0、ならびに過大な電圧の印加を検出する過電圧検出器2
0とが設備されている。
電圧検出器10は、サイリスタ2A,2Bの両端に電圧が印加
されたことを検出し、その信号を電気・光信号変換器11
で光信号に変換し、これをライトガイド12を介して大地
電位側に設けた光・電気信号変換器13に送って再び電気
信号に変換したのち、図示していない故障監視回路にこ
れを入力させて、交流回路の１サイクルのうちに１度も
電圧印加信号が到来しなければ、このサイリスタを故障
と判定する。
されたことを検出し、その信号を電気・光信号変換器11
で光信号に変換し、これをライトガイド12を介して大地
電位側に設けた光・電気信号変換器13に送って再び電気
信号に変換したのち、図示していない故障監視回路にこ
れを入力させて、交流回路の１サイクルのうちに１度も
電圧印加信号が到来しなければ、このサイリスタを故障
と判定する。
また過電圧検出器20は、サイリスタ2A,2Bの両端に印加
される電圧が過大であることを検出すると、この過電圧
が順方向電圧となっている極性のサイリスタのゲートに
自己点弧パルスを与えてこれを導通させるとともに、こ
の自己点弧信号を電気・光信号変換器21へ送出するの
で、この電気・光信号変換器21で変換された光信号は、
ライトガイド22を介して大地電位側にある光・電気信号
変換器23へ送られ、ここで再び電気信号に戻されてか
ら、図示していない前述の故障監視回路へ入力させ、自
己点弧を検出している。
される電圧が過大であることを検出すると、この過電圧
が順方向電圧となっている極性のサイリスタのゲートに
自己点弧パルスを与えてこれを導通させるとともに、こ
の自己点弧信号を電気・光信号変換器21へ送出するの
で、この電気・光信号変換器21で変換された光信号は、
ライトガイド22を介して大地電位側にある光・電気信号
変換器23へ送られ、ここで再び電気信号に戻されてか
ら、図示していない前述の故障監視回路へ入力させ、自
己点弧を検出している。
上述の第４図に示すように、高電圧の交流回路に接続さ
れている１組の逆並列ユニットの異常を大地電位側で監
視するためには、電気・光信号変換器と光・電気信号変
換器および絶縁材料を用いているライトガイドがそれぞ
れ２組必要となる。それ故、交流回路の電圧が高くなる
などにより、サイリスタの使用数が増大した場合には、
故障監視のために使用するこれら信号変換器やライトガ
イドの数が増加し、高価な装置となる欠点を有する。
れている１組の逆並列ユニットの異常を大地電位側で監
視するためには、電気・光信号変換器と光・電気信号変
換器および絶縁材料を用いているライトガイドがそれぞ
れ２組必要となる。それ故、交流回路の電圧が高くなる
などにより、サイリスタの使用数が増大した場合には、
故障監視のために使用するこれら信号変換器やライトガ
イドの数が増加し、高価な装置となる欠点を有する。
そこでこの発明の目的は、高電圧交流回路に接続されて
いる半導体スイッチ素子の逆並列接続ユニットから検出
される異常信号を、従来よりも少ない信号変換器やライ
トガイドで大地電位側へ送るようにして、故障監視のた
めの費用を低減することにある。
いる半導体スイッチ素子の逆並列接続ユニットから検出
される異常信号を、従来よりも少ない信号変換器やライ
トガイドで大地電位側へ送るようにして、故障監視のた
めの費用を低減することにある。
上記の目的を達成するために、この発明の故障検出方法
は、２個の半導体スイッチ素子を相互に逆並列接続して
得られる逆並列ユニットの複数を直列接続して高電圧の
交流回路に接続し、前記各逆並列ユニットごとに、当該
逆並列ユニートの両端に過大な電圧が印加されれば順方
向となる極性の半導体スイッチ素子を自己点弧させると
ともに、この自己点弧信号を大地電位側へ送出し、か
つ、この逆並列ユニットの両端に電圧が印加されたとき
は電圧印加信号を大地電位側へ送出して各半導体スイッ
チ素子の異常を監視する方法において、前記自己点弧信
号と電圧印加信号との論理和を各逆並列ユニット毎に演
算し、その演算結果を返送信号として大地電位側に絶縁
して送出し、大地電位側において、順電圧側素子が消弧
した時点で立ち上がる所定パルス幅の第１パルス信号
と、この第１パルス信号の立ち下がり時点から前記交流
高電圧の零点通過時点までをパルス幅とする第２パルス
信号と、逆電圧側素子が消弧した時点で立ち上がる所定
パルス幅の第３パルス信号と、この第３パルス信号の立
ち下がり時点から前記交流高電圧の零点通過時点までを
パルス幅とする第４パルス信号とを発生させ、前記返送
信号と前記第１、第２、第３または第４パルス信号との
論理積を求めることによって、前記返送信号を各逆並列
ユニット毎に順電圧側素子の電圧印加信号、順電圧側素
子の自己点弧信号、逆電圧側素子の電圧印加信号および
逆電圧素子の自己点弧信号に分離して検出する。
は、２個の半導体スイッチ素子を相互に逆並列接続して
得られる逆並列ユニットの複数を直列接続して高電圧の
交流回路に接続し、前記各逆並列ユニットごとに、当該
逆並列ユニートの両端に過大な電圧が印加されれば順方
向となる極性の半導体スイッチ素子を自己点弧させると
ともに、この自己点弧信号を大地電位側へ送出し、か
つ、この逆並列ユニットの両端に電圧が印加されたとき
は電圧印加信号を大地電位側へ送出して各半導体スイッ
チ素子の異常を監視する方法において、前記自己点弧信
号と電圧印加信号との論理和を各逆並列ユニット毎に演
算し、その演算結果を返送信号として大地電位側に絶縁
して送出し、大地電位側において、順電圧側素子が消弧
した時点で立ち上がる所定パルス幅の第１パルス信号
と、この第１パルス信号の立ち下がり時点から前記交流
高電圧の零点通過時点までをパルス幅とする第２パルス
信号と、逆電圧側素子が消弧した時点で立ち上がる所定
パルス幅の第３パルス信号と、この第３パルス信号の立
ち下がり時点から前記交流高電圧の零点通過時点までを
パルス幅とする第４パルス信号とを発生させ、前記返送
信号と前記第１、第２、第３または第４パルス信号との
論理積を求めることによって、前記返送信号を各逆並列
ユニット毎に順電圧側素子の電圧印加信号、順電圧側素
子の自己点弧信号、逆電圧側素子の電圧印加信号および
逆電圧素子の自己点弧信号に分離して検出する。
この発明は、逆並列接続されている半導体スイッチ素子
の電圧印加信号と自己点弧信号とを論理和演算して１本
の信号線で返送し、大地電位にある受信側では、この返
送信号をタイミングにより区別する論理回路により振り
分け、所定期間内に該当する返送信号があらわれた場合
には、これをメモリ回路に記憶させ、このメモリ回路の
内容を一定の同期信号によりラッチして故障監視に利用
することで、返送信号を伝送する信号線と、この信号線
の両端にある信号変換器の数を、従来方法に比して半減
させるようにしている。
の電圧印加信号と自己点弧信号とを論理和演算して１本
の信号線で返送し、大地電位にある受信側では、この返
送信号をタイミングにより区別する論理回路により振り
分け、所定期間内に該当する返送信号があらわれた場合
には、これをメモリ回路に記憶させ、このメモリ回路の
内容を一定の同期信号によりラッチして故障監視に利用
することで、返送信号を伝送する信号線と、この信号線
の両端にある信号変換器の数を、従来方法に比して半減
させるようにしている。
第１図は本発明の実施例を示す回路図であるが、第４図
で既述の従来例回路の場合と同様に多数の直列接続され
た逆並列ユニットのうちの１組分のみを図示している。
で既述の従来例回路の場合と同様に多数の直列接続され
た逆並列ユニットのうちの１組分のみを図示している。
この第１図において、２個の半導体スイッチ素子として
のサイリスタ2Aと2Bとを相互に逆並列接続して逆並列ユ
ニットを構成し、この逆並列ユニットを高電圧の交流回
路に接続して使用するのであるが、スナバ抵抗3Rとスナ
バコンデンサ3Cとでなるスナバ回路をこの逆並列ユニッ
トに並列接続していること、電圧検出器10と過電圧検出
器20とがこの逆並列ユニットの両端に印加される電圧を
監視して、電圧検出器10は電圧印加信号を、また過電圧
検出器20は過大な電圧が印加されたときに、この過電圧
が順方向となる極性のサイリスタに自己点弧パルスを与
えて導通させるとともに自己点弧信号を、それぞれ出力
するようになっていることは、第４図において既述の従
来例回路の場合と同様である。
のサイリスタ2Aと2Bとを相互に逆並列接続して逆並列ユ
ニットを構成し、この逆並列ユニットを高電圧の交流回
路に接続して使用するのであるが、スナバ抵抗3Rとスナ
バコンデンサ3Cとでなるスナバ回路をこの逆並列ユニッ
トに並列接続していること、電圧検出器10と過電圧検出
器20とがこの逆並列ユニットの両端に印加される電圧を
監視して、電圧検出器10は電圧印加信号を、また過電圧
検出器20は過大な電圧が印加されたときに、この過電圧
が順方向となる極性のサイリスタに自己点弧パルスを与
えて導通させるとともに自己点弧信号を、それぞれ出力
するようになっていることは、第４図において既述の従
来例回路の場合と同様である。
本発明においては、電圧検出器10の出力回路にダイオー
ド15を、また過電圧検出器20の出力回路にダイオード25
をそれぞれ設け、これら両ダイオード15と25とにより両
出力信号の論理和を得ているので、電圧印加信号と自己
点弧信号とを大地電位側に伝送するにあたっては、１本
のライトガイド4Bと、これの両端に電気・光信号変換器
4Aと、光・電気信号変換器4Cとをそれぞれ１組用意すれ
ばよいことになる。このようにして１組の伝送回路で大
地電位側へ送られてきた信号は、返送信号分離回路５に
よりその信号を分離する。
ド15を、また過電圧検出器20の出力回路にダイオード25
をそれぞれ設け、これら両ダイオード15と25とにより両
出力信号の論理和を得ているので、電圧印加信号と自己
点弧信号とを大地電位側に伝送するにあたっては、１本
のライトガイド4Bと、これの両端に電気・光信号変換器
4Aと、光・電気信号変換器4Cとをそれぞれ１組用意すれ
ばよいことになる。このようにして１組の伝送回路で大
地電位側へ送られてきた信号は、返送信号分離回路５に
よりその信号を分離する。
第２図は第１図に示す実施例回路に使用する返送信号分
離回路の例をあらわした回路図であって、１組の逆並列
ユニットに対して、論理積回路とメモリ回路ならびにラ
ッチ回路をそれぞれ４組用意することで、返送信号を、
順電圧側サイリスタの電圧印加信号と自己点弧信号、お
よび逆電圧側サイリスタの電圧印加信号と自己点弧信号
とに分離するのであるが、そのために、各逆並列ユニッ
トに共通の第1,第2,第3,第４パルス信号と、第1,第２リ
セット信号、ならびに第1,第２ラッチ信号とを発生させ
ている。
離回路の例をあらわした回路図であって、１組の逆並列
ユニットに対して、論理積回路とメモリ回路ならびにラ
ッチ回路をそれぞれ４組用意することで、返送信号を、
順電圧側サイリスタの電圧印加信号と自己点弧信号、お
よび逆電圧側サイリスタの電圧印加信号と自己点弧信号
とに分離するのであるが、そのために、各逆並列ユニッ
トに共通の第1,第2,第3,第４パルス信号と、第1,第２リ
セット信号、ならびに第1,第２ラッチ信号とを発生させ
ている。
サイリスタで構成された逆並列ユニットがＮ組の場合の
返送信号分離回路がこの第２図に示されていて、第１の
逆並列ユニットから返送されてくる１号返送信号に対し
て、符号511〜514なる４組の論理積回路と、符号611〜6
14なる４組のメモリ回路、および符号711〜714なる４組
のラッチ回路で信号の分離を行う。同様にしてＮ番目の
逆並列ユニットから返送されてくるＮ号返送信号に対し
ては、符号5N1〜5N4なる論理積回路と、符号6N1〜6N4な
るメモリ回路、および符号7N1〜7N4なるラッチ回路を用
意する。
返送信号分離回路がこの第２図に示されていて、第１の
逆並列ユニットから返送されてくる１号返送信号に対し
て、符号511〜514なる４組の論理積回路と、符号611〜6
14なる４組のメモリ回路、および符号711〜714なる４組
のラッチ回路で信号の分離を行う。同様にしてＮ番目の
逆並列ユニットから返送されてくるＮ号返送信号に対し
ては、符号5N1〜5N4なる論理積回路と、符号6N1〜6N4な
るメモリ回路、および符号7N1〜7N4なるラッチ回路を用
意する。
ここで第１パルス信号は、順電圧側サイリスタが消弧し
た時点で立上るT1なるパルス幅のパルス信号であるが、
このT1なるパルス幅は、直列接続されている他のサイリ
スタの消弧遅れ時間のばらつきや、信号の伝達遅れ時間
などを考慮して定めている。また第２パルス信号は、こ
の第１パルス信号の立下り時点を立上り時点とし、かつ
高電圧交流回路の電圧が最初の零点を通過する時点まで
をパルス幅としているパルス信号である。また第３パル
ス信号は、逆電圧側サイリスタが消弧した時点で立上る
T1なるパルス幅のパルス信号であり、第４パルス信号
は、この第３パルス信号の立下り時点から次の交流回路
電圧が零点を通過する時点までをパルス幅とするパルス
信号である。
た時点で立上るT1なるパルス幅のパルス信号であるが、
このT1なるパルス幅は、直列接続されている他のサイリ
スタの消弧遅れ時間のばらつきや、信号の伝達遅れ時間
などを考慮して定めている。また第２パルス信号は、こ
の第１パルス信号の立下り時点を立上り時点とし、かつ
高電圧交流回路の電圧が最初の零点を通過する時点まで
をパルス幅としているパルス信号である。また第３パル
ス信号は、逆電圧側サイリスタが消弧した時点で立上る
T1なるパルス幅のパルス信号であり、第４パルス信号
は、この第３パルス信号の立下り時点から次の交流回路
電圧が零点を通過する時点までをパルス幅とするパルス
信号である。
第１ラッチ信号は前述の第２パルス信号の立下り時点に
生じる短時間のパルス信号であり、この第１ラッチ信号
に引き続いて短時間のパルス信号が第１リセット信号と
して出力されるが、これと同様に前述の第４パルス信号
の立下り時点で第２ラッチ信号が、さらに引き続いて第
２リセット信号が出力されるようになっている。
生じる短時間のパルス信号であり、この第１ラッチ信号
に引き続いて短時間のパルス信号が第１リセット信号と
して出力されるが、これと同様に前述の第４パルス信号
の立下り時点で第２ラッチ信号が、さらに引き続いて第
２リセット信号が出力されるようになっている。
第２図に示す返送信号分離回路では、４個の論理積回路
に第１〜第４パルス信号をそれぞれ別個に入力させると
ともに共通の返送信号を入力させることで、この返送信
号が分離されてそれぞれのメモリ回路に記憶されるので
あるが、このメモリ回路の内容は、故障演算開始のタイ
ミングでそれぞれ次段のラッチ回路へラッチされ、その
直後に発生するリセット信号によりメモリ回路がリセッ
トされ、次のサイクルでの各返送信号の記憶ができるよ
うに回路を構成している。
に第１〜第４パルス信号をそれぞれ別個に入力させると
ともに共通の返送信号を入力させることで、この返送信
号が分離されてそれぞれのメモリ回路に記憶されるので
あるが、このメモリ回路の内容は、故障演算開始のタイ
ミングでそれぞれ次段のラッチ回路へラッチされ、その
直後に発生するリセット信号によりメモリ回路がリセッ
トされ、次のサイクルでの各返送信号の記憶ができるよ
うに回路を構成している。
第３図は第２図に示す返送信号分離回路へ与えられる分
離用として既述の各種信号をあらわしたタイムチャート
であって、第３図（イ）は高電圧交流回路の電圧と同期
した同期信号を、第３図（ロ）はサイリスタ印加電圧
を、第３図（ハ）は電流を、第３図（ニ），（ホ），
（ヘ），（ト）はそれぞれ第１から第４までのパルス信
号を、第３図（チ）は第１ラッチ信号を、第３図（リ）
は第１リセット信号を、第３図（ヌ）は第２ラッチ信号
を、第３図（ル）は第２リセット信号を、それぞれがあ
らわしている。なおT1は第１および第３パルス信号のパ
ルス幅であり、T2は第２および第４パルス信号のパルス
幅をあらわしている。
離用として既述の各種信号をあらわしたタイムチャート
であって、第３図（イ）は高電圧交流回路の電圧と同期
した同期信号を、第３図（ロ）はサイリスタ印加電圧
を、第３図（ハ）は電流を、第３図（ニ），（ホ），
（ヘ），（ト）はそれぞれ第１から第４までのパルス信
号を、第３図（チ）は第１ラッチ信号を、第３図（リ）
は第１リセット信号を、第３図（ヌ）は第２ラッチ信号
を、第３図（ル）は第２リセット信号を、それぞれがあ
らわしている。なおT1は第１および第３パルス信号のパ
ルス幅であり、T2は第２および第４パルス信号のパルス
幅をあらわしている。
この第３図に示す信号により、逆並列ユニットから返送
されてくる信号は、前述したように順電圧側サイリスタ
の電圧印加信号と自己点弧信号、および逆電圧側サイリ
スタの電圧印加信号と自己点弧信号とに分離されるの
で、これら分離された信号を、図示していない故障監視
回路へ送ることにより、高電圧交流回路に接続されてい
る多数のサイリスタのうちの、どの位置にあるサイリス
タにどのような異常を生じたかを、直ちに識別すること
ができる。
されてくる信号は、前述したように順電圧側サイリスタ
の電圧印加信号と自己点弧信号、および逆電圧側サイリ
スタの電圧印加信号と自己点弧信号とに分離されるの
で、これら分離された信号を、図示していない故障監視
回路へ送ることにより、高電圧交流回路に接続されてい
る多数のサイリスタのうちの、どの位置にあるサイリス
タにどのような異常を生じたかを、直ちに識別すること
ができる。
なお、第２図および第３図においては、メモリ回路の内
容をラッチ回路へ送ったのちにこのメモリ回路をリセッ
トするために、順電圧側用として第１ラッチ信号と第１
リセット信号を、また逆電圧側用として第２ラッチ信号
と第２リセット信号とを使用しているが、第１ラッチ信
号と第２ラッチ信号のいずれかと、第１リセット信号と
第２リセット信号のいずれかとにより、順電圧側と逆電
圧側両方のサイリスタからの返送データをともにラッチ
し、あるいはリセットできることは勿論である。
容をラッチ回路へ送ったのちにこのメモリ回路をリセッ
トするために、順電圧側用として第１ラッチ信号と第１
リセット信号を、また逆電圧側用として第２ラッチ信号
と第２リセット信号とを使用しているが、第１ラッチ信
号と第２ラッチ信号のいずれかと、第１リセット信号と
第２リセット信号のいずれかとにより、順電圧側と逆電
圧側両方のサイリスタからの返送データをともにラッチ
し、あるいはリセットできることは勿論である。
この発明によれば、半導体スイッチ素子の逆並列接続ユ
ニットを多数直列接続し、これを交流高電圧回路に接続
して使用する場合に、各逆並列ユニットごとの電圧印加
信号と自己点弧信号とをまとめて、１組の信号伝送路で
大地電位側に返送し、その返送信号の内容をそのタイミ
ングにより区分できる論理回路により信号分離を行っ
て、各サイリスタごとの異常を常時監視できる回路構成
にしていることから、高電位側から大地電位側へ信号を
伝送するために使用する高価なライトガイド、電気・光
信号変換手段、および光・電気信号変換手段の使用数量
を、従来のものにくらべて半減できることになるので、
故障監視用の費用を大幅に低減できる効果を発揮するも
のであるが、交流回路の電圧が高く、かつ容量が増大す
るにつれて、この交流回路に接続して使用する半導体ス
イッチ素子の使用個数は急激に増大することになり、故
障監視に要する費用の低減効果も著しく増大することと
なる。
ニットを多数直列接続し、これを交流高電圧回路に接続
して使用する場合に、各逆並列ユニットごとの電圧印加
信号と自己点弧信号とをまとめて、１組の信号伝送路で
大地電位側に返送し、その返送信号の内容をそのタイミ
ングにより区分できる論理回路により信号分離を行っ
て、各サイリスタごとの異常を常時監視できる回路構成
にしていることから、高電位側から大地電位側へ信号を
伝送するために使用する高価なライトガイド、電気・光
信号変換手段、および光・電気信号変換手段の使用数量
を、従来のものにくらべて半減できることになるので、
故障監視用の費用を大幅に低減できる効果を発揮するも
のであるが、交流回路の電圧が高く、かつ容量が増大す
るにつれて、この交流回路に接続して使用する半導体ス
イッチ素子の使用個数は急激に増大することになり、故
障監視に要する費用の低減効果も著しく増大することと
なる。
第１図は本発明の実施例を示す回路図、第２図は第１図
に示す実施例回路に使用する返送信号分離回路の例をあ
らわした回路図、第３図は第２図に示す返送信号分離回
路へ与えられる分離用各種信号をあらわしたタイムチャ
ートであり、第４図は逆並列接続された半導体スイッチ
素子の故障検出の従来例を示した回路図である。 2A,2B……半導体スイッチ素子としてのサイリスタ、3C
……スナバコンデンサ、3R……スナバ抵抗、4A,11,21…
…電気・光信号変換器、4B,12,22……ライトガイド、4
C,13,23……光・電気信号変換器、５……返送信号分離
回路、10……電圧検出器、15,25……ダイオード、20…
…過電圧検出器、511〜514,5N1〜5N4……論理積回路、6
11〜614,6N1〜6N4……メモリ回路、711〜714,7N1〜7N4
……ラッチ回路。
に示す実施例回路に使用する返送信号分離回路の例をあ
らわした回路図、第３図は第２図に示す返送信号分離回
路へ与えられる分離用各種信号をあらわしたタイムチャ
ートであり、第４図は逆並列接続された半導体スイッチ
素子の故障検出の従来例を示した回路図である。 2A,2B……半導体スイッチ素子としてのサイリスタ、3C
……スナバコンデンサ、3R……スナバ抵抗、4A,11,21…
…電気・光信号変換器、4B,12,22……ライトガイド、4
C,13,23……光・電気信号変換器、５……返送信号分離
回路、10……電圧検出器、15,25……ダイオード、20…
…過電圧検出器、511〜514,5N1〜5N4……論理積回路、6
11〜614,6N1〜6N4……メモリ回路、711〜714,7N1〜7N4
……ラッチ回路。
Claims (1)
- 【請求項１】２個の半導体スイッチ素子を相互に逆並列
接続して得られる逆並列ユニットの複数を直列接続して
高電圧の交流回路に接続し、前記各逆並列ユニット毎
に、当該逆並列ユニットの両端に過大な電圧が印加され
れば順方向となる極性の半導体スイッチ素子を自己点弧
させるとともに、この自己点弧信号を大地電位側へ送出
し、かつ、この逆並列ユニットの両端に電圧が印加され
たときは電圧印加信号を大地電位側へ送出して各半導体
スイッチ素子の異常を監視する方法において、 前記自己点弧信号と電圧印加信号との論理和を各逆並列
ユニット毎に演算し、その演算結果を返送信号として大
地電位側に絶縁して送出し、 大地電位側において、順電圧側素子が消弧した時点で立
ち上がる所定パルス幅の第１パルス信号と、この第１パ
ルス信号の立ち下がり時点から前記交流高電圧の零点通
過時点までをパルス幅とする第２パルス信号と、逆電圧
側素子が消弧した時点で立ち上がる所定パルス幅の第３
パルス信号と、この第３パルス信号の立ち下がり時点か
ら前記交流高電圧の零点通過時点までをパルス幅とする
第４パルス信号とを発生させ、 前記返送信号と前記第１、第２、第３または第４パルス
信号との論理積を求めることによって、前記返送信号を
各逆並列ユニット毎に順電圧側素子の電圧印加信号、順
電圧側素子の自己点弧信号、逆電圧側素子の電圧印加信
号および逆電圧素子の自己点弧信号に分離して検出する
ことを特徴とする高電圧回路用半導体スイッチ素子の故
障検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62282811A JPH0783544B2 (ja) | 1987-11-09 | 1987-11-09 | 高電圧回路用半導体スイッチ素子の故障検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62282811A JPH0783544B2 (ja) | 1987-11-09 | 1987-11-09 | 高電圧回路用半導体スイッチ素子の故障検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01125019A JPH01125019A (ja) | 1989-05-17 |
| JPH0783544B2 true JPH0783544B2 (ja) | 1995-09-06 |
Family
ID=17657391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62282811A Expired - Lifetime JPH0783544B2 (ja) | 1987-11-09 | 1987-11-09 | 高電圧回路用半導体スイッチ素子の故障検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783544B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5329415A (en) * | 1991-04-26 | 1994-07-12 | Aida Engineering Ltd. | Clutch-brake drive control for press machine |
| EP2273342A1 (en) | 2001-05-24 | 2011-01-12 | Sony Corporation | Service providing method and integrated circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5722376A (en) * | 1980-07-15 | 1982-02-05 | Fuji Electric Co Ltd | Monitor system for operation of circuit |
-
1987
- 1987-11-09 JP JP62282811A patent/JPH0783544B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01125019A (ja) | 1989-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879624A (en) | Power controller | |
| US4805063A (en) | Fault detector for detecting faults in a DC capacitor circuit | |
| KR20180108823A (ko) | 자체-점검 전력 전자 제품들 및 트리거링 회로를 갖는 고장 전류 제한기 | |
| JPWO2017203865A1 (ja) | 電力変換装置 | |
| WO2016113406A1 (en) | A method of clearing a fault in a hvdc electrical network | |
| US4811136A (en) | Phase controller for processing current and voltage faults | |
| SU581894A3 (ru) | Тиристорный выпр митель высокого напр жени | |
| US5111059A (en) | Power transfer unit for transferring power supplied to a load between power sources responsive to detected scr gate-cathode voltage | |
| US3838314A (en) | Detector for reverse and open phase in a three phase circuit | |
| JPH0783544B2 (ja) | 高電圧回路用半導体スイッチ素子の故障検出方法 | |
| US20220170977A1 (en) | Locating a ground fault in a dc network | |
| KR910005459B1 (ko) | 인버터의 이상검출장치 | |
| US6483682B1 (en) | Electric power distribution system employing a fight-through switch | |
| JPH0363309B2 (ja) | ||
| Djaghloul et al. | A fault-tolerant topology for single-phase H-bridge inverters addressing open-and short-circuit failures for industrial applications | |
| Wang et al. | Fast diagnosis of multiple open-circuit faults in a T-type inverter based on voltages across half-bridge switches | |
| KR20030042222A (ko) | 전력공급시스템의 계통 연계장치 | |
| JPS5932319A (ja) | サイリスタスイツチ故障監視方式 | |
| CN208386436U (zh) | 一种基于igct的模块化多电平换流器 | |
| JPH05344738A (ja) | 並列冗長インバータ | |
| US4442480A (en) | Protective circuit for thyristor controlled systems and thyristor converter embodying such protective circuit | |
| JPH0531380B2 (ja) | ||
| SU922942A1 (ru) | Устройство для контроля состояния тиристоров 1 | |
| JPH02123916A (ja) | 高圧電力変換装置の監視回路 | |
| US4608626A (en) | Electrical inverter with minority pole current limiting |