JPH0783610B2 - Power converter - Google Patents
Power converterInfo
- Publication number
- JPH0783610B2 JPH0783610B2 JP1139139A JP13913989A JPH0783610B2 JP H0783610 B2 JPH0783610 B2 JP H0783610B2 JP 1139139 A JP1139139 A JP 1139139A JP 13913989 A JP13913989 A JP 13913989A JP H0783610 B2 JPH0783610 B2 JP H0783610B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- voltage
- output
- inverter
- command value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、交流電動機等に可変電圧可変周波数の交流電
力を供給する電力変換装置に関する。DETAILED DESCRIPTION OF THE INVENTION Object of the Invention (Field of Industrial Application) The present invention relates to a power converter for supplying AC power of variable voltage and variable frequency to an AC motor or the like.
(従来の技術) 大容量の交流電動機(誘導電動機,同期電動機あるいは
リニアモータ等)に可変電圧可変周波数の交流電力を供
給する電力変換装置として、GTO(ゲートターンオフサ
イリスタ)等の自己消孤素子を用いた電圧形パルス幅変
調制御インバータ(PWMインバータと称す)が実用に供
するようになってきた。(Prior Art) A self-extinguishing element such as a GTO (gate turn-off thyristor) is used as a power converter that supplies variable-voltage variable-frequency AC power to a large-capacity AC motor (induction motor, synchronous motor, or linear motor). The voltage type pulse width modulation control inverter (called PWM inverter) used has come to practical use.
第9図は、出力トランスを持つ多重パルス幅変換制御イ
ンバータ(以後多重PWMインバータと称す)と出力トラ
ンスなしのパルス幅変調制御インバータ(以後直結PWM
インバータと称す)とを組合せた電力変換装置を示す。FIG. 9 shows a multiple pulse width conversion control inverter with an output transformer (hereinafter referred to as multiple PWM inverter) and a pulse width modulation control inverter without an output transformer (hereinafter directly connected PWM).
A power conversion device in which a power conversion device is combined with an inverter).
図中、Cdは直流電圧源となる直流平滑コンデンサ、INV-
1は第1のインバータ、TRは出力トランス、INV-2は第2
のインバータ、LOADは負荷装置、CTLは電流検出器、CL
は比較器、G(S)は電流制御補償回路、RLは比例増幅
器、SW1,SW2はスイッチ回路、PWM1,PWM2はパルス幅変
調制御回路、SWCはスイッチ制御回路である。In the figure, C d is a DC smoothing capacitor that serves as a DC voltage source, INV-
1 is the first inverter, TR is the output transformer, INV-2 is the second
Inverter, LOAD is a load device, CT L is a current detector, C L
Is a comparator, G (S) is a current control compensation circuit, R L is a proportional amplifier, SW 1 and SW 2 are switch circuits, PWM 1 and PWM 2 are pulse width modulation control circuits, and SWC is a switch control circuit.
第1及び第2のインバータINV-1,INV-2は直流電圧を可
変電圧可変周波数の交流に変換するパルス幅変調制御イ
ンバータで、単相出力の場合を示す。第1のインバータ
INV-1は、出力トランスTRを介して、出力電圧VL1を発生
させる。又、第2のインバータINV-2は、直接、出力電
圧VL2を発生させる。負荷装置LOADには、VL=VL1+VL2
の電圧が印加され、当該電圧VLを調整することにより、
負荷電流ILを制御している。The first and second inverters INV-1 and INV-2 are pulse width modulation control inverters that convert a DC voltage into an AC having a variable voltage and a variable frequency, and show a case of single-phase output. First inverter
INV-1 generates the output voltage V L1 via the output transformer TR. Further, the second inverter INV-2 directly generates the output voltage V L2 . For load device LOAD, V L = V L1 + V L2
Voltage is applied, and by adjusting the voltage V L ,
It controls the load current I L.
出力周波数0が零の場合、トランスTRからは電圧VL1
を発生させることができないので、第2のインバータIN
V-2によって、負荷電流ILを制御し、0がある程度大
きくなったところで、第1のインバータINV-1によって
負荷電流ILを制御する。When the output frequency 0 is zero, the voltage V L1 is output from the transformer TR.
Can not be generated, the second inverter IN
The V-2, and controls the load current I L, 0 is upon reaching certain extent, to control the load current I L by the first inverter INV-1.
以下、その制御動作を簡単に説明する。The control operation will be briefly described below.
出力トランスが動作できる最小の周波数をminとし、
出力周波数0がminより低い場合は、スイッチ制御
回路SWCにより、スイッチSW1及びSW2をa側に投入させ
る。Let the minimum frequency at which the output transformer can operate be min ,
When the output frequency 0 is lower than min , the switch control circuit SWC turns on the switches SW 1 and SW 2 to the side a.
すると第1のインバータINV-1のパルス幅変調制御回路P
WM1の入力信号▲V* 1▼は零に設定され、第2のインバ
ータINV-2のパルス幅変調制御回路PWM2の入力信号▲V*
2▼は、電流制御補償回路G(S)から与えられるよう
になる。Then, the pulse width modulation control circuit P of the first inverter INV-1
The input signal ▲ V * 1 ▼ of WM 1 is set to zero, and the input signal ▲ V * of the pulse width modulation control circuit PWM 2 of the second inverter INV-2 is set .
2 ▼ is given from the current control compensation circuit G (S).
まず、電流検出器CTLにより、負荷電流ILを検出し、比
較器CLに入力する。比較器CLにより、上記電流検出値IL
とその電流指令値▲I* L▼を比較し、当該偏差εL=▲
I* L▼−ILを次の電流制御補償回路G(S)により増幅
する。G(S)の出力信号は、スイッチ回路SW2を介し
てパルス幅変調制御回路PWM2に入力される。第2のイン
バータINV-2は、当該PWM2の入力信号▲V* 2▼に比例し
た電圧VL2を発生させる。First, the current detector CT L detects the load current I L and inputs it to the comparator C L. With the comparator C L , the above current detection value I L
And its current command value ▲ I * L ▼ compare, the deviation epsilon L = ▲
I * L ▼ the -I L is amplified by next current control compensation circuit G (S). The output signal of G (S) is input to the pulse width modulation control circuit PWM 2 via the switch circuit SW 2 . The second inverter INV-2 generates a voltage V L2 proportional to the input signal ▲ V * 2 ▼ of the PWM 2 .
▲I* L▼>ILとなった場合、偏差εLは正の値となり、
▲V* 2▼すなわち、第2のインバータINV-2の出力電圧V
L2を増加させ、負荷電流ILを増やして、IL≒▲I* L▼に
なるように制御する。逆に、▲I* L▼<ILとなった場
合、偏差εLは負の値となり、VL2を減少させてILを減
らす、やはり、IL≒▲I* L▼となるように制御される。When ▲ I * L ▼> I L , the deviation ε L becomes a positive value,
▲ V * 2 ▼ That is, the output voltage V of the second inverter INV-2
L2 is increased and the load current I L is increased so that I L ≅ ▲ I * L ▼. On the contrary, when ▲ I * L ▼ <I L , the deviation ε L becomes a negative value, and V L2 is decreased to decrease I L. Again, I L ≈ ▲ I * L ▼ Controlled.
この間、第1のインバータINV-1の出力電圧V1は、PWM1
の入力信号▲V* 1▼=0に比例した電圧、すなわち、零
電圧となるように制御され、出力トランスTRの2次電圧
VL1も零となっている。During this time, the first output voltage V 1 of the inverter INV-1 is, PWM 1
Input signal ▲ V * 1 ▼ = 0, that is, a voltage proportional to 0, that is, controlled to be zero voltage, and the secondary voltage of the output transformer TR.
V L1 is also zero.
出力周波数0が前記最小周波数minより高くなった
場合、スイッチ制御回路SWCによりスイッチSW1,SW2は
b側に投入される。When the output frequency 0 becomes higher than the minimum frequency min , the switch control circuit SWC turns on the switches SW 1 and SW 2 to the side b.
今度は、電流制御補償回路G(S)の出力信号は第1の
インバータのパルス幅変調制御回路PWM1に入力され、第
2のインバータのパルス幅変調制御回路PWM2には、▲V
* 2▼=▲I* L▼・RLの信号が入力される。ここで、R
Lは、負荷装置LOADの抵抗分に相当するもので、▲I* L
▼・RLは抵抗による電圧降下分となる。すなわち0>
minでは、第2のインバータINV-2は、出力周波数0
に関係なく、負荷の抵抗分により電圧降下分を負担する
ことになる。又、負荷電流ILは第1のインバータINV-1
によって制御されることになる。This time, the output signal of the current control compensation circuit G (S) is input to the pulse width modulation control circuit PWM 1 of the first inverter, and ▲ V is input to the pulse width modulation control circuit PWM 2 of the second inverter.
* 2 ▼ = ▲ I * L ▼ ・RL signal is input. Where R
L is equivalent to the resistance of the load device LOAD, ▲ I * L
▼ ・RL is the voltage drop due to resistance. That is, 0 >
The output frequency of the second inverter INV-2 is 0 at min.
Regardless of this, the voltage drop will be borne by the resistance of the load. In addition, the load current I L is the first inverter INV-1
Will be controlled by.
第10図は、第9図の装置の出力周波数0に対する負荷
端子電圧VL及び、第1及び第2のインバータのパルス幅
変調制御回路PWM1,PWM2の入力信号▲V* 1▼,▲V* 2▼
の関係を示す。FIG. 10 shows the load terminal voltage V L for the output frequency 0 of the device of FIG. 9 and the input signals ▲ V * 1 ▼, ▲ of the pulse width modulation control circuits PWM 1 and PWM 2 of the first and second inverters. V * 2 ▼
Shows the relationship.
負荷電流ILを一定とした場合、負荷端子電圧VLは、出力
周波数0によって次のように表わされる。When the load current I L is constant, the load terminal voltage V L is represented by the output frequency 0 as follows.
VL=VC+IL・RL+jε0LLIL …(1) VC:負荷の逆起電力(電動機の場合) RL:負荷の抵抗 LL:負荷のインダクタンス ε0:2π0 第10図(a)の破線は、負荷の抵抗RLによる電圧降下分
を示す。V L = V C + I L · R L + jε 0 L L I L (1) V C : Load back electromotive force (for motor) R L : Load resistance L L : Load inductance ε 0 : 2π 0 The broken line in FIG. 10 (a) shows the voltage drop due to the resistance R L of the load.
第10図(b)の破線は第1のインバータINV-1のパルス
変調制御回路PWM1の入力信号▲V* 1▼を表わす。0≦
minまでは、▲V* 1▼=0となり、0>minの領域
では、▲V* 1▼は0に比例した電圧となる。又、第
図(b)の実線は、第2のインバータINV-2のパルス幅
変調制御回路PWM2の入力信号▲V* 2▼を表わす。0≦
minまでは、(1)式の電圧VLを出すように制御さ
れ、0>minの領域では、▲V* 2▼=▲I* L▼・RL
=一定となる。ただし、▲I* L▼=一定の場合。The broken line in FIG. 10 (b) represents the input signal ▲ V * 1 ▼ of the pulse modulation control circuit PWM 1 of the first inverter INV-1. 0 ≤
Until min , ▲ V * 1 ▼ = 0, and in the region of 0 > min , ▲ V * 1 ▼ becomes a voltage proportional to 0 . Also,
The solid line in the figure (b) represents the input signal ▲ V * 2 ▼ of the pulse width modulation control circuit PWM 2 of the second inverter INV-2. 0 ≤
Up to min, it is controlled to output the voltage VL of the formula (1), and in the region of 0 > min , ▲ V * 2 ▼ = ▲ I * L ▼ ・RL
= Becomes constant. However, when ▲ I * L ▼ = constant.
このように、第 図の装置では、第2のインバータINV-
2は、出力トランスTRが動作できる最小の周波数minま
で、必要とされる電圧VLが発生させられればよく、第1
のインバータINV-1に比較すると、容量が小さいもので
済む。また、第1のインバータINV-1は出力トランスTR
を介して電圧VL1を発生させているので、当該インバー
タの直列多重運転あるいは並列多重運転等を容易に行う
ことができ、容量を増加させることが容易となる。従っ
て大容量の交流電動機を駆動する電力変換装置として便
利である。Thus, in the device shown in FIG. 2, the second inverter INV-
2 is only required to generate the required voltage V L up to the minimum frequency min at which the output transformer TR can operate.
Compared with the inverter INV-1, the capacity is smaller. Also, the first inverter INV-1 is an output transformer TR.
Since the voltage V L1 is generated via the inverter, it is possible to easily perform series multiplex operation or parallel multiplex operation of the inverter, and it is easy to increase the capacity. Therefore, it is convenient as a power converter for driving a large capacity AC motor.
(発明が解決しようとする課題) 上記従来の電力変換装置は次のような問題点がある。(Problems to be Solved by the Invention) The above-described conventional power conversion device has the following problems.
すなわち、出力周波数0が高くなり、第1のインバー
タINV-1によって負荷電流ILを制御しようとした場合、
次のような不都合が発生する。That is, when the output frequency 0 becomes high and the load current I L is to be controlled by the first inverter INV-1,
The following inconveniences occur.
通常、出力トランスTRの2次電圧VL1は、第1のインバ
ータINV-1の出力電圧に比例した電圧となる。しかし、
例えば、電流検出器CTLのドリフト等によって負荷電流I
Lに直流分が含まれた場合、あるいは、インバータINV-1
を構成する自己消弧素子のスイッチング特性のバラツキ
等により、出力電圧に若干の直流分が含まれた場合、等
の原因によりトランスTRは徐々に直流偏磁され、やがて
は、鉄心を片側方向に飽和させてしまう。この結果、ト
ランスTRの2次電圧VL1が低下し、負荷電流ILは指令値
▲I* L▼より小さくなる。故にインバータINV-1は、さ
らに出力電圧V1を高くし、鉄心をますます飽和させる方
向に動作する。従ってトランスTRの1次電流I1が急増
し、過電流となってインバータINV-1の素子を破壊させ
ることにもなる。出力トランスの偏磁が発生しないよう
に鉄心断面積を大きくし、エアギャップを設ける方法も
考えられるが、その場合、出力トランスの重量,寸法が
増大し、不経済なシステムとなる。Normally, the secondary voltage V L1 of the output transformer TR becomes a voltage proportional to the output voltage of the first inverter INV-1. But,
For example, the load current I by a drift or the like of the current detector CT L
When DC component is included in L , or inverter INV-1
When the output voltage contains a small amount of direct current due to variations in the switching characteristics of the self-extinguishing element, the transformer TR is gradually demagnetized by direct current, and eventually the iron core moves in one direction. It saturates. As a result, the secondary voltage V L1 of the transformer TR decreases, and the load current I L becomes smaller than the command value ▲ I * L ▼. Therefore, the inverter INV-1 operates to further increase the output voltage V 1 and further saturate the iron core. Therefore, the primary current I 1 of the transformer TR suddenly increases and becomes an overcurrent, which may destroy the element of the inverter INV-1. A method of increasing the iron core cross-sectional area and providing an air gap so that the output transformer is not magnetized may be considered, but in that case, the weight and size of the output transformer are increased, which results in an uneconomical system.
本発明は、以上の問題点に鑑みてなされたもので、出力
トランスの偏磁をなくし、負荷電流を正確に制御できる
ようにした電力変換装置を提供することを目的とする。The present invention has been made in view of the above problems, and an object of the present invention is to provide a power conversion device that eliminates the magnetic bias of the output transformer and can accurately control the load current.
(課題を解決するための手段) 以上の目的を達成するために、本発明は、交流負荷に対
し、出力トランスを持つ多重パルス幅変調制御インバー
タ(多重PWMインバータと称す)の出力電圧と、出力ト
ランスなしのパルス幅変調制御インバータ(直結PWMイ
ンバータと称す)の出力電圧の和を供給する電力変換装
置において、直結PWMインバータは、前記交流負荷に供
給する負荷電流の指令値を与える手段と、負荷電流を検
出する負荷電流検出手段と、前記負荷電流指令値と負荷
電流検出値との偏差に応じて前記直結PWMインバータの
出力電圧を制御するPWM制御手段を具備し、 多重PWMインバータは、前記出力トランスの1次電流検
出値を得る手段及び該出力トランスの励磁電流指令値を
与える手段と、前記交流負荷の逆起電力と、前記交流負
荷のインダクタンスによる電圧降下分の和に相当する電
圧指令値を与える手段と、前記負荷流指令値と、前記励
磁電流指令値から前記出力トランスの1次電流指令値を
求める手段と、該1次電流指令値と、前記1次電流検出
値との偏差に応じた信号と、前記電圧指令値との和の信
号によって前記多重PWMインバータの出力電圧を制御す
るPWM制御手段を具備し、或いは、前記出力トランスの
1次電流検出値と、負荷電流検出値とから前記出力トラ
ンスの励磁電流を検出する手段と、前記出力トランスの
励磁電流指令値を与える手段と、前記交流負荷の逆起電
力と、前記交流負荷のインダクタンスによる電圧降下分
の和に相当する電圧指令値を与える手段と、前記励磁電
流指令値と、前記励磁電流検出値との偏差に応じた信号
と、前記電圧指令値との和の信号によって前記多重PWM
インバータの出力電圧を制御するPWM制御手段を具備し
ている。(Means for Solving the Problems) In order to achieve the above object, the present invention relates to an AC load, an output voltage of a multiple pulse width modulation control inverter (called a multiple PWM inverter) having an output transformer, and an output. In a power converter that supplies a sum of output voltages of a pulse-width modulation control inverter without transformer (referred to as a direct-coupling PWM inverter), the direct-coupling PWM inverter includes a means for giving a command value of a load current supplied to the AC load, and a load. A load current detection means for detecting a current, and a PWM control means for controlling the output voltage of the direct connection PWM inverter according to the deviation between the load current command value and the load current detection value are provided, and the multiple PWM inverter is the output. A means for obtaining a primary current detection value of the transformer, a means for giving an exciting current command value for the output transformer, a counter electromotive force of the AC load, and an input of the AC load. Means for giving a voltage command value corresponding to the sum of the voltage drop due to the inductance, the load current command value, and a means for obtaining a primary current command value of the output transformer from the exciting current command value, and the primary current command. A PWM control means for controlling the output voltage of the multiple PWM inverter by a signal of a sum of a voltage value and a deviation between the primary current detection value and the voltage command value, or the output transformer Means for detecting the exciting current of the output transformer from the detected primary current value and the detected load current value, means for giving an exciting current command value for the output transformer, the counter electromotive force of the AC load, and the AC A means for giving a voltage command value corresponding to the sum of the voltage drop due to the inductance of the load, a signal corresponding to the deviation between the excitation current command value and the excitation current detection value, and a signal of the sum of the voltage command value By said multiple PWM
It is equipped with PWM control means for controlling the output voltage of the inverter.
(作用) 直結PWMインバータは、出力周波数0に関係なく、負
荷に供給する電流を制御する。(Operation) The direct connection PWM inverter controls the current supplied to the load regardless of the output frequency 0 .
また、多重PWMインバータは1台又は複数台のPWMインバ
ータで構成され、その各々のインバータは各出力トラン
スの1次電流あるいは励磁電流を制御する。当該トラン
スの1次電流の指令値は、上記負荷電流制御の指令値と
トランスの励磁電流の指令値の和によって与えられる。
当該励磁電流の指令値として、その実効値がほぼ一定に
なるように与えた場合、各出力トランスの出力電圧は出
力周波数にほぼ比例して増減する。当該各トランスの出
力電圧と直結インバータの出力電圧の和が交流負荷に印
加され、当該直結インバータの出力電圧を調整すること
により負荷電流が制御される。結果的に、多重PWMイン
バータは出力周波数に比例した電圧すなわち、電動機負
荷の場合、逆起電力(速度起電力)とインダクタンスに
よる電圧降下分を負担し、直結インバータは残りの必要
な電圧すなわち、負荷の抵抗による電圧降下分と負荷電
流制御に伴なう過渡的な電圧を負担することになる。容
量的には、直結インバータのほうが、多重PWMインバー
タより、かなり小さなもので済む。The multiple PWM inverter is composed of one or a plurality of PWM inverters, and each inverter controls the primary current or exciting current of each output transformer. The command value of the primary current of the transformer is given by the sum of the command value of the load current control and the command value of the exciting current of the transformer.
When the command value of the exciting current is given so that its effective value is substantially constant, the output voltage of each output transformer increases or decreases in proportion to the output frequency. The sum of the output voltage of each transformer and the output voltage of the direct connection inverter is applied to the AC load, and the load current is controlled by adjusting the output voltage of the direct connection inverter. As a result, the multiple PWM inverter bears the voltage proportional to the output frequency, that is, the voltage drop due to the back electromotive force (speed electromotive force) and the inductance in the case of the motor load, and the direct connection inverter takes the remaining necessary voltage, that is, the load. The voltage drop due to the resistor and the transient voltage accompanying the load current control will be borne. In terms of capacity, a direct-coupled inverter is much smaller than a multiple PWM inverter.
トランスの励磁電流をほぼ一定に制御した場合、トラン
スの出力電圧は出力周波数に比例して増減し、周波数が
低くなっても鉄心が飽和することはない。また、多重PW
Mインバータを構成する自己消弧素子のスイッチング特
性のバラツキ等により出力電圧に直流分が含まれ、出力
トランスの直流偏磁の原因が発生した場合でも、各トラ
ンスの励磁電流をインバータによって制御しているた
め、上記直流電圧分を自動的に補償し、各トランスは常
に偏磁のない状態で運転される。従って、トランスの1
次電流も過大となることはなく、トランスの偏磁によっ
て素子が破壊することもなくなる。When the exciting current of the transformer is controlled to be almost constant, the output voltage of the transformer increases or decreases in proportion to the output frequency, and the iron core does not saturate even if the frequency becomes low. Also, multiple PW
Even if the DC voltage is included in the output voltage due to variations in the switching characteristics of the self-extinguishing elements that compose the M inverter, and the cause of DC bias magnetism in the output transformer occurs, the exciting current of each transformer is controlled by the inverter. Therefore, the above DC voltage is automatically compensated, and each transformer is always operated in a state without magnetic bias. Therefore, one of the transformer
The next current does not become excessive, and the element is not destroyed by the demagnetization of the transformer.
(実施例) 第1図は本発明の電力変換装置の実施例を示す構成図
で、第2図は第1図の装置の制御回路の実施例を示す構
成図である。(Embodiment) FIG. 1 is a configuration diagram showing an embodiment of a power conversion device of the present invention, and FIG. 2 is a configuration diagram showing an embodiment of a control circuit of the device of FIG.
図中、Vdは直流電圧源、INV-1〜INV-4は多重PWMインバ
ータ、INV-5は直結PWMインバータ、TR1〜TR4は出力トラ
ンス、LOADは交流負荷(U相)である。変換装置は出力
1相分だけ表わしているが、V相及びW相も同様に構成
される。In the figure, V d is the DC voltage source, an INV-1~INV-4 is multiplexed PWM inverter, INV-5 is directly connected to the PWM inverter, TR 1 to Tr 4 are output transformer, LOAD AC load (U-phase). Although the converter represents only one output phase, the V phase and W phase are similarly configured.
また第2図において、A1〜A6は加算器、C1〜C5は比較
器、G1〜G4及びGLは電流制御補償回路、KNは演算増幅
器、PWM1〜PWM5はパルス幅変調制御回路、TRGは搬送波
(三角波)発生器を各々表わす。なお、第1図でCT1〜C
T5は電流検出器を表わす。In FIG. 2, A 1 to A 6 are adders, C 1 to C 5 are comparators, G 1 to G 4 and G L are current control compensation circuits, K N is an operational amplifier, and PWM 1 to PWM 5 are Pulse width modulation control circuit, TRG represents a carrier wave (triangular wave) generator. In addition, in Fig. 1, CT 1 ~ C
T 5 represents a current detector.
第3図は第1図のPWMインバータINV-1の具体的な構成を
示すものでINV-1は自己消弧素子S11〜S14と、フリーホ
イーリングダイオードD11〜D14で構成されている。FIG. 3 shows a concrete structure of the PWM inverter INV-1 shown in FIG. 1. The INV-1 is composed of self-extinguishing elements S 11 to S 14 and free wheeling diodes D 11 to D 14. There is.
第4図は第3図のインバータのPWM制御動作を説明する
ためのタイムチャート図である。FIG. 4 is a time chart diagram for explaining the PWM control operation of the inverter of FIG.
X2,Y1はPWM制御の搬送波信号で、Y1はX1の反転値(あ
るいは位相が180°ずれた信号)となっている。制御入
力信号e1とX1を比較し、インバータINV-1の素子S11とS
12のゲート信号g1を作っている。すなわち、 e1X1のときg1=1でS11:オン,S12:オフ e1<X1 〃 g1=0でS11:オフ,S12:オン となる。又、e1とY1を比較し、素子S13とS14のゲート信
号g1′を作っている。すなわち、 e1Y1のときg1′=1でS13:オフ,S14:オン e1<Yのときg1′=0でS13:オン,S14:オフ となる。X 2 and Y 1 are PWM-controlled carrier signals, and Y 1 is the inverted value of X 1 (or a signal with a 180 ° phase shift). Control input signals e 1 and X 1 are compared, and elements S 11 and S of inverter INV-1 are compared.
Producing 12 gate signals g 1 . That is, when the e 1 X 1 g 1 = 1 at S 11: ON, S 12: Off e 1 <X 1 〃 g 1 = 0 in S 11: Off, S 12: turned on. Also, e 1 and Y 1 are compared to generate the gate signal g 1 ′ of the elements S 13 and S 14 . That, e 1 Y 1 when g 1 '= 1 at S 13: Off, S 14: On e 1 <g 1 when Y' in = 0 S 13: ON, S 14: turned off.
インバータINV-1の出力電圧V1はトランスTR1の1次/2次
巻数比を1とした場合、 S11とS14がオンのとき V1=+Vd S12とS13がオンのとき V1=−Vd その他のモードのとき V1=0 となり、第 図の最下段の波形が得られる。その平均値
1(破線で示す)は前述の制御入力信号e1に比例した
値となる。If the output voltage V 1 of the inverter INV-1 is taken as 1 the primary / secondary turns ratio of the transformer TR 1, when S 11 and S 14 are V 1 = + V d S 12 and S 13 when on is on V 1 = −V d In other modes, V 1 = 0 and the waveform at the bottom of the figure is obtained. The average value
1 (indicated by a broken line) has a value proportional to the above-mentioned control input signal e 1 .
このように、インバータINV-1の出力電圧V1は、PWM制御
の搬送波周波数の2倍の周波数で制御されることにな
る。In this way, the output voltage V 1 of the inverter INV-1 is controlled at a frequency twice the carrier frequency of PWM control.
他の3台のPWMインバータINV-2〜INV-4も同様に制御さ
れるか、各々の搬送波信号X2〜X4は、電気角で45°ずつ
位相をずらしたものが用いられる(Y2〜Y4は各々X2〜X4
の反転値となる)。この結果、出力トランスTR1〜TR4を
介して発生する電圧の和V1+V2+V3+V4は多重化された
電圧となり、PWM制御の搬送波周波数Cに対し、8・
Cで制御された電圧波形となる。従って、出力電圧V1
+V2+V3+V4には、PWM制御に伴なう低次の高調波成分
は打ち消され、高次の高調波だけが表われる。この高次
の高調波成分は、リアクトル等のフィルタで容易に除去
することが可能である。The other three PWM inverters INV-2 to INV-4 are controlled in the same manner, or the carrier signals X 2 to X 4 of which the phases are shifted by 45 ° in terms of electrical angle are used (Y 2 ~ Y 4 is X 2 ~ X 4 respectively
Will be the reverse value of). As a result, the output transformer TR 1 voltage sum V 1 + V 2 + V 3 + V 4 that occur through to Tr 4 becomes a voltage that is multiplexed with respect to the carrier frequency C of the PWM control, 8-
The voltage waveform is controlled by C. Therefore, the output voltage V 1
In + V 2 + V 3 + V 4 , the low-order harmonic components that accompany PWM control are canceled out, and only the high-order harmonics appear. This higher order harmonic component can be easily removed by a filter such as a reactor.
一方、直結インバータINV-5は第5図のような構成とな
っている、3相グレーツ結線のU相分を示すもので、自
己消弧素子S51,S52とフリーホイーリングダイオードD
51,D52で構成されている。負荷の中性線は、直流電圧V
dの中間線に接続される。On the other hand, the direct-coupled inverter INV-5 has a configuration as shown in Fig. 5 and shows the U-phase component of the three-phase GREATS connection, and includes self-extinguishing elements S 51 and S 52 and a freewheeling diode D.
It is composed of 51 and D 52 . The neutral line of the load is DC voltage V
Connected to the middle line of d .
第6図はインバータINV-5のPWM制御動作を説明するため
のタイムチャート図である。搬送波信号X5と制御入力信
号e5を比較し、上記素子S51とS52のゲート信号g5を作っ
ている。すなわち e5X5のときg5=1でS51:オン,S52:オフ e5<X5のときg5=−1でS51:オフ,S52:オン となる。FIG. 6 is a time chart diagram for explaining the PWM control operation of the inverter INV-5. The carrier signal X 5 and the control input signal e 5 are compared to generate the gate signal g 5 of the elements S 51 and S 52 . That e 5 S in g 5 = 1 when X 5 51: ON, S 52: Off e 5 <S in g 5 = -1 when X 5 51: OFF, S 52: turned on.
インバータINV-5の出力電圧V5は S51がオンのとき V5=+(Vd/2) S52 〃 V5=−(Vd/2) となる。その平均値5は制御入力信号e5に比例した値
となる。このように直結インバータINV-5の出力電圧V5
は、PWM制御の搬送波周波数で制御されることになる。Inverter INV-5 of the output voltage V 5 is S 51 is the on V 5 = + (V d / 2) S 52 〃 V 5 = - a (V d / 2). The average value 5 is a value proportional to the control input signal e 5 . In this way, the output voltage V 5
Will be controlled by the carrier frequency of PWM control.
以下、第1図乃至第6図を参照しながら本発明装置の制
御動作を説明する。Hereinafter, the control operation of the device of the present invention will be described with reference to FIGS. 1 to 6.
負荷電流IUは直結インバータINV-5によって制御され
る。The load current I U is controlled by the direct connection inverter INV-5.
すなわち、電流検出器CT5によって負荷電流IUを検出し
比較器C5に入力する。比較器C5では負荷電流指令値▲I
* U▼と上記検出値IUを比較し、その偏差εU=▲I* U▼
−IUを求める。当該偏差εUは次の電流制御補償回路GL
により増幅され、加算器A6を介して直結インバータINV-
5のパルス幅変調制御回路PWM5に入力信号e5を与える。
直結インバータINV-5は、当該入力信号e5に比例した電
圧5を発生することは前述の通りである。That is, the input to the comparator C 5 detects the load current I U by the current detector CT 5. With the comparator C 5 , the load current command value ▲ I
* U ▼ is compared with the above detection value I U , and the deviation ε U = ▲ I * U ▼
− Calculate I U. The deviation ε U is the next current control compensation circuit G L
Amplified by and connected directly to the inverter INV- via adder A 6.
The input signal e 5 is given to the pulse width modulation control circuit PWM 5 of 5 .
As described above, the direct connection inverter INV-5 generates the voltage 5 proportional to the input signal e 5 .
▲I* U▼>IUの場合、偏差εUは正の値となり、直結イ
ンバータINV-5の出力電圧V5を増加させ、負荷電流IUを
増やしIU≒▲I* U▼となるように制御される。逆に▲I
* U▼<IUとなった場合、偏差εUは負の値となり、出力
電圧V5を減らし、負荷電流IUを減少させる。故に、やは
り、IU≒▲I* U▼となって落ち着く。電流指令値▲I* U
▼を正弦波状に変化させれば、実電流IUもそれに追従し
て正弦波に制御される。For ▲ I * U ▼> I U , the deviation epsilon U a positive value, increasing the output voltage V 5 of the direct inverter INV-5, the I U ≒ ▲ I * U ▼ increasing the load current I U Controlled as. Conversely, ▲ I
When * U ▼ <I U , the deviation ε U becomes a negative value, the output voltage V 5 is reduced, and the load current I U is reduced. Therefore, after all, I U ≒ ▲ I * U ▼ and calms down. Current command value ▲ I * U
If ▼ is changed to a sine wave, the actual current I U is also controlled to follow the sine wave.
直結インバータINV-5は基本的に負荷の抵抗RLによる電
圧降下分の電圧RL・IUを発生させる。故に、加算器A6に
は、電流指令値▲I* U▼に負荷抵抗RLを乗じた信号が加
えられる。PWM5の入力信号e5は次式で表わされる。The direct-coupled inverter INV-5 basically generates a voltage R L · I U corresponding to the voltage drop due to the resistance R L of the load. Therefore, a signal obtained by multiplying the current command value ▲ I * U ▼ by the load resistance RL is added to the adder A 6 . The input signal e 5 of PWM 5 is expressed by the following equation.
e5=RL・▲I* U▼εU・GL …(1) すなわち、直結インバータINV-5は、負荷抵抗による電
圧降下分を常に発生し、それに加えて、電流偏差εUに
応じた電圧を発生して負荷電流を制御している。抵抗分
による電圧降下は出力周波数0に依存しないので、
0=0のとき、出力トランスを持つ多重インバータINV-
1〜INV-4からは電圧を発生できず、直結インバータから
供給することが必要となる。e 5 = RL · ▲ I * U ▼ ε U · GL (1) That is, the direct-coupled inverter INV-5 always generates a voltage drop due to the load resistance, and in addition to this, it depends on the current deviation ε U. Voltage is generated to control the load current. Since the voltage drop due to the resistance does not depend on the output frequency 0 ,
When 0 = 0, multiple inverter INV- with output transformer
No voltage can be generated from 1 to INV-4, and it is necessary to supply it from the directly connected inverter.
多重PWMインバータINV-1〜INV-4は、出力周波数0に
比例した電圧を発生させる。The multiple PWM inverters INV-1 to INV-4 generate a voltage proportional to the output frequency 0 .
すなわち、電動機負荷の場合、逆起電力VCUの電圧と負
荷側のインダクタンスLLによる電圧降下分jωLL・IUの
和を供給する。That is, in the case of a motor load, the sum of the voltage of the counter electromotive force V CU and the voltage drop jωL L · I U due to the load-side inductance L L is supplied.
第2図において、逆起電力補償値▲V* CU▼と負荷電流指
令値▲I* U▼によって求めた補償信号▲V* CU▼+jωLL
・▲I* U▼を演算増幅器KN及び加算器A2を介してインバ
ータINV-1のPWM制御回路PWM1の入力信号e1を与える。同
様に、PWM2〜PWM4の入力信号e2〜e4も与えられる。説明
の便宜上、仮に、他の信号を零として考えると、 e1=e2=e3=4 =(▲V* CU▼+jωLL・▲I* U▼)/n …(2) ω=2π・0,n=4 となる。nは多重インバータを構成するインバータの段
数で、この場合は4段となる。In FIG. 2, the compensation signal ▲ V * CU ▼ + jωL L obtained by the counter electromotive force compensation value ▲ V * CU ▼ and the load current command value ▲ I * U ▼
The input signal e 1 of the PWM control circuit PWM 1 of the inverter INV- 1 is given to ▲ I * U ▼ via the operational amplifier K N and the adder A 2 . Similarly, the input signals e 2 to e 4 of PWM 2 to PWM 4 are also given. For convenience of explanation, assuming that other signals are zero, e 1 = e 2 = e 3 = 4 = (▲ V * CU ▼ + jωL L・ ▲ I * U ▼) / n (2) ω = 2π・0 , n = 4. n is the number of stages of the inverters forming the multiple inverter, and in this case, there are four stages.
この結果、多重インバータの出力電圧V1+V2+V3+V4は
上記入力信号e1〜e4の和に比例した電圧となり、▲V* CU
▼+jωLL▲I* U▼に比例した電圧を発生するようにな
る。逆起電力▲V* CU▼は出力周波数0に比例した値と
なり、また第2項jωLL▲I* U▼も0に比例してい
る。従って多重インバータの出力電圧V1+V2+V3+V4は
出力周波数0に比例した値となり、出力トランスTR1
〜TR4の励磁電流IOU1〜IOU4の実効値は、ほぼ一定値と
なる。As a result, the output voltage V 1 + V 2 + V 3 + V 4 of the multiple inverter becomes a voltage proportional to the sum of the above input signals e 1 to e 4 , and ▲ V * CU
A voltage proportional to ▼ + jωL L ▲ I * U ▼ is generated. The back electromotive force ▲ V * CU ▼ is a value proportional to the output frequency 0 , and the second term jωL L ▲ I * U ▼ is also proportional to 0 . Therefore, the output voltage V 1 + V 2 + V 3 + V 4 of the multiple inverter becomes a value proportional to the output frequency 0 , and the output transformer TR 1
The effective values of the exciting currents I OU1 to I OU4 of TR 4 are almost constant.
しかし、実際には、制御回路のドリフトや素子のスイッ
チング特性のアンバランス等により、若干の直流バイア
ス等が出力トランスに印加される可能性がある。直流電
圧のバイアスがトランスに印加された場合、徐々にトラ
ンスが偏磁し、最終的に鉄心が飽和して過大な励磁電流
がトランスに流れるようになり、トランスを焼損するだ
けでなく、インバータを構成する素子が過電流によって
破壊することもある。However, in actuality, a slight DC bias or the like may be applied to the output transformer due to the drift of the control circuit or the imbalance of the switching characteristics of the elements. When a bias of DC voltage is applied to the transformer, the transformer is gradually demagnetized, and eventually the iron core is saturated and an excessive exciting current flows to the transformer, which not only burns the transformer but also damages the inverter. The constituent element may be destroyed by an overcurrent.
そこで、本発明装置では、多重PWMインバータを構成す
る4台のインバータINV-1〜INV-4は各々の出力トランス
の1次電流IU1〜IU4を制御している。インバータINV-1
について当該1次電流IU1の制御動作を説明すると、次
のようになる。Therefore, in the device of the present invention, the four inverters INV-1 to INV-4 forming the multiple PWM inverter control the primary currents I U1 to I U4 of the respective output transformers. Inverter INV-1
The control operation of the primary current I U1 will be described below.
まず、電流検出器CT1によりトランスTR1の1次電流IU1
を検出し、比較器C1に入力する。比較器C1では、1次電
流指令値▲I* U1▼と上記電流検出値IU1を比較し、偏差
ε1=▲I* U1▼−IU1を求める。当該偏差ε1は次の電
流制御補償回路G1によって増幅され、加算器A2を介し
て、PWM制御回路PWM1に入力信号e1を与える。故に
(2)式のe1は次式のように書き換えられる。First, the primary current I U1 of the transformer TR 1 is detected by the current detector CT 1.
Is detected and input to the comparator C 1 . In the comparator C 1, it compares the primary current command value ▲ I * U1 ▼ and the current detection value I U1, deviation epsilon 1 = ▲ Request I * U1 ▼ -I U1. The deviation epsilon 1 is amplified by the next current control compensation circuit G 1, through the adder A 2, the PWM control circuit PWM 1 gives the input signal e 1. Therefore, e 1 in equation (2) can be rewritten as the following equation.
e1=(▲V* CU▼+jωLL・▲I* U▼)/4+ε1・G1 …(3) 上記1次電流の指令値▲I* U1▼は負荷電流の指令値▲I
* U▼とトランスTR1の励磁電流IOU1の指令値▲I* OU1▼の
和で与えられる。4台のトランスの容量,定格が同一と
すると、▲I* OU1▼=▲I* OU2▼=▲I* OU3▼=▲I*
OU4▼=▲I* OU▼となる。故に ▲I* U1▼=▲I* U▼+▲I* OU▼ =▲I* U2▼=▲I* U4▼ …(4) で与えられる。e 1 = (▲ V * CU ▼ + jωL L・ ▲ I * U ▼) / 4 + ε 1・ G 1 (3) The above primary current command value ▲ I * U1 ▼ is the load current command value ▲ I
* U ▼ and transformer TR 1 excitation current I OU1 command value ▲ I * OU1 ▼ given by the sum. Assuming that the four transformers have the same capacity and rating, ▲ I * OU1 ▼ = ▲ I * OU2 ▼ = ▲ I * OU3 ▼ = ▲ I *
OU4 ▼ = ▲ I * OU ▼. Therefore, ▲ I * U1 ▼ = ▲ I * U ▼ + ▲ I * OU ▼ = ▲ I * U2 ▼ = ▲ I * U4 ▼… (4)
▲I* U1▼>IU1となった場合、偏差ε1は正の値とな
り、(3)式の入力信号e1を増加させ、1次電流IU1を
増やし、IU1≒▲I* U1▼となるように制御する。このと
き負荷電流IUは直結インバータINV-5によって、IU≒▲I
* U▼に制御されているので、結果的に、トランスTR1の
励磁電流IOU1が前述の指令値▲I* OU▼に一致するように
制御される。When ▲ I * U1 ▼> I U1 , the deviation ε 1 has a positive value, the input signal e 1 of the equation (3) is increased, the primary current I U1 is increased, and I U1 ≈ ▲ I * U1 Control so that it becomes ▼. At this time, the load current I U is I U ≈ ▲ I by the direct connection inverter INV-5.
Since it is controlled to * U ▼, as a result, the exciting current I OU1 of the transformer TR 1 is controlled so as to match the command value ▲ I * OU ▼.
逆に、▲I* U1▼<IU1となった場合、偏差ε1は負の値
となり入力信号e1,すなわちインバータINV-1の出力電
圧を減少させてやはり、IU1≒▲I* U1▼となるように制
御する。On the contrary, when ▲ I * U1 ▼ <I U1 , the deviation ε 1 becomes a negative value and the input signal e 1 , that is, the output voltage of the inverter INV-1 is reduced, and I U1 ≈ ▲ I * U1 Control so that it becomes ▼.
このようにしてトランスTR1の1次電流IU1は、指令値▲
I* U1▼に一致するように制御され、結果的にトランスTR
1の励磁電流IOU1も前記指令値▲I* OU▼に一致するよう
になる。素子のアンバランス等により、直流バイアスが
トランスTR1に印加された場合でも励磁電流IOU1≒▲I*
OU▼となり、当該直流バイアスを最終的にキャンセルす
るように制御系が動作する。In this way, the primary current I U1 of the transformer TR 1 is
Controlled to match I * U1 ▼, resulting in transformer TR
The exciting current I OU1 of 1 also matches the command value ▲ I * OU ▼. Excitation current I OU1 ≈ ▲ I * even when DC bias is applied to transformer TR 1 due to element imbalance
OU ▼ is reached, and the control system operates so as to finally cancel the DC bias.
他のインバータINV-2〜INV-4も同様に制御される。The other inverters INV-2 to INV-4 are controlled similarly.
多重PWMインバータは前述のように基本的には、逆起電
力VCUと負荷側のインダクタンスLLによる電圧降下分j
ωLLIUの和電圧を発生させる必要がある。故に、トラン
スTR1〜TR4の励磁電流IOU1〜IOU4もそれに見合った値に
調整する必要がある。各トランスの定格出力時の相互イ
ンダクタンスをMとした場合、加算器A1に入力される励
磁電流の指令値▲I* OU▼は、次式のように与えられる。As described above, the multiple PWM inverter is basically a voltage drop j due to the back electromotive force V CU and the load side inductance L L.
It is necessary to generate the sum voltage of ω L L I U. Therefore, it is necessary to adjust the exciting currents I OU1 to I OU4 of the transformers TR 1 to TR 4 to a value corresponding to it. When the mutual inductance at the rated output of each transformer is M, the command value ▲ I * OU ▼ of the exciting current input to the adder A 1 is given by the following equation.
このようにして、多重PWMインバータは、負荷の逆起電
力VCUとインダクタンスによる電圧降下分jωLLIUに見
合った電圧を発生し、又、直結インバータは、負荷の抵
抗による電圧降下分と負荷電流制御に必要な過渡的な電
圧を発生して、負荷電流IUがその指令値▲I* U▼に一致
するように制御している。このとき、例え、素子の特性
のバラツキにより出力トランスに直流バイアス電圧が印
加されても上記トランスの1次電流制御(言い換えると
励磁電流制御)を行っているため、直流偏磁は発生しな
い。故にトランスの偏磁による過電流はなくなり、イン
バータを構成する素子も破壊しなくなる。 In this way, the multiple PWM inverter generates a voltage commensurate with the back electromotive force V CU of the load and the voltage drop jωL L I U due to the inductance, and the direct connection inverter has the voltage drop due to the resistance of the load and the load. A transient voltage necessary for current control is generated so that the load current I U is controlled to match its command value ▲ I * U ▼. At this time, even if a DC bias voltage is applied to the output transformer due to variations in the characteristics of the elements, the primary current control of the transformer (in other words, the excitation current control) is performed, so that DC bias magnetization does not occur. Therefore, the overcurrent due to the demagnetization of the transformer is eliminated, and the elements constituting the inverter are not destroyed.
第7図は本発明装置の制御回路の別の実施例を示す構成
図である。FIG. 7 is a block diagram showing another embodiment of the control circuit of the device of the present invention.
図中、SW1,SW2は切換えスイッチ回路、C1〜C6は比較
器、A1〜A8は加算器、SHはシュミット回路、G1〜G4及び
GLは電流制御補償回路、KN1,KN2,KNは演算増幅器、PW
M1〜PWM5はパルス幅変調制御回路、TRG1,TRG2は搬送波
発生器である。In the figure, SW 1 and SW 2 are changeover switch circuits, C 1 to C 6 are comparators, A 1 to A 8 are adders, SH is a Schmitt circuit, G 1 to G 4 and
G L is a current control compensation circuit, K N1 , K N2 and K N are operational amplifiers, PW
M 1 to PWM 5 are pulse width modulation control circuits, and TRG 1 and TRG 2 are carrier wave generators.
第7図の実施例は、第2図の制御回路と次の点が異な
る。The embodiment of FIG. 7 differs from the control circuit of FIG. 2 in the following points.
まず、第2図の制御回路では、多重インバータを構成す
る4台のPWMインバータINV-1〜INV-4は各出力トランス
の1次電流IU1〜IU4を制御していたのに対し、本実施例
では、各トランスの励磁電流IOU1〜IOU4を制御している
点が異なる。4台のトランスが同一容量,同一定格であ
る場合、その励磁電流の指令値▲I* OU▼は、(5)式で
示したように与えられる。各トランスの励磁電流IOU1〜
IOU4は、次のように各トランスの1次電流IU1〜IU4の検
出値及び負荷電流IUの検出値から演算によって求められ
る。First, in the control circuit of FIG. 2, the four PWM inverters INV-1 to INV-4 forming the multiple inverter control the primary currents I U1 to I U4 of the output transformers. The embodiment is different in that the exciting currents I OU1 to I OU4 of the respective transformers are controlled. When the four transformers have the same capacity and the same rating, the command value ▲ I * OU ▼ of the exciting current is given as shown in the equation (5). Excitation current of each transformer I OU1 ~
I OU4 is calculated as follows from the detected values of the primary currents I U1 to I U4 of the respective transformers and the detected values of the load current I U.
比較器C1により上記励磁電流検出値IOU1とその指令値▲
I* OU▼を比較し、偏差ε1=▲I* OU▼−IOU1を制御補償
回路G1により増幅し、パルス幅変調制御によって、イン
バータINV-1を制御し、IOU1≒▲I* OU▼となるように制
御している。他のトランスの励磁電流IOU2〜IOU4も指令
値▲I* OU▼に一致するように制御される。この結果、第
2図の制御回路と同様に出力トランスの偏磁はなくな
り、素子破壊を防ぐことができる。 A comparator C 1 and the exciting current detection value I OU1 its command value ▲
I * OU ▼ is compared, deviation ε 1 = ▲ I * OU ▼ −I OU1 is amplified by the control compensation circuit G 1 , and the inverter INV-1 is controlled by pulse width modulation control, I OU1 ≈ ▲ I * It is controlled to be OU ▼. The exciting currents I OU2 to I OU4 of the other transformers are also controlled so as to match the command value ▲ I * OU ▼. As a result, like the control circuit shown in FIG. 2, the output transformer is not demagnetized, so that element destruction can be prevented.
次に異なる点は、インバータの出力周波数0がある最
小周波数min(例えば、出力トランスが動作可能な最
小周波数としてmin=1Hzに選ぶ)より低いとき多重PW
Mインバータから発生する基本波(出力周波数成分)電
圧が零になるようにしていることである。Next difference is that multiple PW is lower than the minimum frequency min with the output frequency 0 of the inverter (for example, choose to min = 1 Hz output transformer as the minimum frequency operable)
The fundamental wave (output frequency component) voltage generated from the M inverter is to be zero.
すなわち、比較器C6により、出力周波数0と、最小周
波数の設定値minを比較しシュミット回路により、ス
イッチ回路SW1,SW2の接点を切換えている。0<
minのときSW1及びSW2は接点aに接続される。故に、ト
ランスの励磁電流指令値▲I* OU▼は零になり、多重PWM
インバータから発生する基本電圧も零となる。0
minになると、スイッチSW1,SW2は接点bに切換えら
れ、負荷の逆起電力VCU及びインダクタンスによる電圧
降下jωLLIUを多重PWMインバータから発生するように
なる。一方、直結PWMインバータINV-5は、0<min
のとき、負荷の逆起電力VCU,インダクタンスによる電
圧降下jωLLIU及び抵抗による電圧降下RL・IUの全てを
負担し、負荷電流IUを制御している。このようにして、
0<minの領域では、出力トランスTR1〜TR4に無駄
な励磁電流を流さないようにしている。That is, the comparator C 6 compares the output frequency 0 with the set value min of the minimum frequency, and the Schmitt circuit switches the contacts of the switch circuits SW 1 and SW 2 . 0 <
When min , SW 1 and SW 2 are connected to the contact a. Therefore, the transformer excitation current command value ▲ I * OU ▼ becomes zero, and the multiple PWM
The basic voltage generated from the inverter is also zero. 0
When it reaches min , the switches SW 1 and SW 2 are switched to the contact b, and a voltage drop jωL L I U due to the back electromotive force V CU of the load and the inductance is generated from the multiple PWM inverter. On the other hand, the direct connection PWM inverter INV-5 is 0 < min
At this time, the back electromotive force V CU of the load, the voltage drop jωL L I U due to the inductance, and the voltage drop R L · I U due to the resistance are all borne to control the load current I U. In this way
In the region of 0 < min , useless exciting current is prevented from flowing through the output transformers TR 1 to TR 4 .
さらに、第7図の実施例では、直結インバータINV-5が
発生する高調波電圧を多重インバータINV-1〜INV-4によ
って打ち消すように補償制御している。すなわち、直結
インバータINV-5のPWM制御入力信号e5とPWM制御回路PWM
5の出力信号g5からインバータINV-5が発生する電圧V5の
脈動分ΔV5を予測演算し、その反転値−ΔV5を多重PWM
インバータINV-1〜INV-4から発生させるように制御して
いる。Further, in the embodiment of FIG. 7, compensation control is performed so that the harmonic voltage generated by the direct-coupled inverter INV-5 is canceled by the multiple inverters INV-1 to INV-4. That is, the PWM control input signal e 5 of the direct connection inverter INV- 5 and the PWM control circuit PWM
The ripple component [Delta] V 5 of the voltage V 5 to the inverter INV-5 is generated from the output signal g 5 5 predicting operation, multiple PWM the inverted value - [Delta] V 5
The inverters INV-1 to INV-4 are controlled to generate.
第6図の直結インバータのPWM制御動作説明図で説明し
たように、搬送波信号X5と制御入力信号e5を比較し、ゲ
ート信号g5を作っている。As described in the PWM control operation explanatory diagram of the direct connection inverter in FIG. 6, the carrier signal X 5 and the control input signal e 5 are compared with each other to generate the gate signal g 5 .
e5X5のときg5=+1でS51:オン,S52:オフ e5<X5 〃 g5=−1でS51:オフ,S52:オン となり、出力電圧V5が決定される。この出力電圧V5は基
本波成分5と高調波成分ΔV5に分離される。すなわ
ち、ΔV5=V5−5となる。これをPWM制御の入力信号e
5のレベルに置き換えると、次のようになる。e when 5 X 5 g 5 = + 1 in S 51: ON, S 52: Off e 5 <X 5 〃 g 5 = -1 at S 51: Off, S 52: ON, and the output voltage V 5 is determined It This output voltage V 5 is separated into a fundamental wave component 5 and a harmonic wave component ΔV 5 . That, [Delta] V 5 = V 5 - a 5. This is the PWM control input signal e
Substituting 5 levels gives:
搬送波信号X1〜X5の波高値をEmaxとし、上記ゲート信号
g5を演算増幅器KHによつてEmax倍する。KHの出力g5・E
maxは出力電圧V5に比例した電圧となり、その値から
5に比例した入力信号e5を減算すると、 Δe5=g5・Emax−e5∝ΔV5 ……(7) が得られる。加算器A7の出力は、(7)式の反転値とな
り、演算増幅器KN2によって(1/2n)倍して補償制御信
号▲H* OU▼を求める。Let C be the peak value of carrier signals X 1 to X 5 , and set the above gate signal.
Multiply g 5 by E max with the operational amplifier K H. K H output g 5・ E
max is a voltage proportional to the output voltage V 5 , and from that value
Subtracting input signal e 5 in proportion to 5, Δe 5 = g 5 · E max -e 5 αΔV 5 ...... (7) is obtained. The output of the adder A 7 becomes an inverted value of the expression (7) and is multiplied by (1 / 2n) by the operational amplifier K N2 to obtain the compensation control signal ▲ H * OU ▼.
▲H* OU▼=−(g5・Emax−e5)/(2n) ……(8) nは多重インバータの直列台数で、ここではn=4とな
る。加算器A5及び加算器A1〜A4を介して、上記補償信号
▲H* OU▼が、PWM1〜PWM4に入力される。以下、説明の便
宜上、他の信号を零として説明する。▲ H * OU ▼ = − (g 5 · E max −e 5 ) / (2n) (8) n is the number of serially connected multiple inverters, where n = 4. Adder A 5 and via the adder A 1 to A 4, the compensation signal ▲ H * OU ▼ is input to the PWM 1 ~PWM 4. Hereinafter, for convenience of explanation, other signals will be described as zero.
第8図にe1=e2=e3=e4=▲H* OU▼とした場合の多重PW
Mインバータの動作説明図を示す。In Fig. 8, multiple PW when e 1 = e 2 = e 3 = e 4 = ▲ H * OU ▼
The operation explanatory view of the M inverter is shown.
X1〜X4及びY1〜Y4はPWM制御の搬送波信号でY1〜Y4は各
々X1〜X4の反転値となっている。又、X1,X2,X3,X4は
それぞれ電気角で45°ずつ位相がずれている。X 1 to X 4 and Y 1 to Y 4 are PWM-controlled carrier signals, and Y 1 to Y 4 are the inverted values of X 1 to X 4 , respectively. Also, X 1 , X 2 , X 3 , and X 4 are each 45 degrees out of phase in electrical angle.
インバータINV-1の主回路構成は前述したように第3図
のようになっている。The main circuit configuration of the inverter INV-1 is as shown in FIG. 3 as described above.
入力制御信号▲H* OU▼と搬送波(三角波)X1を比較し、
ゲート信号g1を作り、インバータIMV-1の素子S11とS12
を点弧制御する。すなわち、 ▲H* OU▼X1のときg1=“1"でS11:on,S12:off ▲H* OU▼<X1のときg1=“0"でS11:off,S12:on となる。また▲H* OU▼とY1を比較し、ゲート信号g1′を
作り素子S13とS14を点呼制御する。すなわち、 ▲H* OU▼Y1のときg1′=“1"でS13:off,S14:on ▲H* OU▼<Y1 〃 g1′=“1"でS13:on,S14:off となる。この結果、インバータINV-1の出力電圧V1は、S
11とS14がオンとき、V1=+Vd,S12とS13がオンのときV
1=−Vd,他のモードではV1=0となって第8図に示す
ような波形となる。Compare the input control signal ▲ H * OU ▼ with the carrier wave (triangular wave) X 1 ,
Generate the gate signal g 1 and switch the elements S 11 and S 12 of the inverter IMV-1.
Control the ignition. That is, when ▲ H * OU ▼ X 1 , g 1 = “1” and S 11 : on, S 12 : off When ▲ H * OU ▼ <X 1 , g 1 = “0” and S 11 : off, S 12 : on. Further, ▲ H * OU ▼ is compared with Y 1 , and a gate signal g 1 ′ is produced to control elements S 13 and S 14 to roll call. That is, when ▲ H * OU ▼ Y 1 , g 1 ′ = “1”, S 13 : off, S 14 : on ▲ H * OU ▼ <Y 1 〃 g 1 ′ = “1”, S 13 : on, S 14 : off. As a result, the output voltage V 1 of the inverter INV- 1 is S
V 1 = + V d when 11 and S 14 are on, V when S 12 and S 13 are on
1 = -V d, the waveform shown in FIG. 8 becomes V 1 = 0 in other modes.
同様に、入力制御信号▲H* OU▼と三角波X2,Y2を比較
し、インバータINV-2のゲート信号g2,g2′を作り、▲H
* OU▼とX3,Y3を比較し、インバータINV-3のゲート信号
g3,g3′を作り、▲H* OU▼とX4,Y4を比較し、インバー
タPNV-4のゲート信号g4,g4′を作る。Similarly, the input control signal ▲ H * OU ▼ is compared with the triangular waves X 2 and Y 2, and the gate signals g 2 and g 2 ′ of the inverter INV-2 are generated, and ▲ H
* OU ▼ is compared with X 3 and Y 3 and gate signal of inverter INV-3
Create g 3 and g 3 ′, compare ▲ H * OU ▼ with X 4 and Y 4 , and create gate signals g 4 and g 4 ′ of the inverter PNV-4.
この結果、インバータINV-2〜INV-4の出力電圧V2〜V4は
図示のようになる。As a result, the output voltages V 2 to V 4 of the inverters INV-2 to INV- 4 are as shown in the figure.
インバータINV-1〜INV-4の出力電圧V1〜V4の和は、第8
図の最下段に示すような波形となり、入力信号▲H* OU▼
に比例した値となる。この和電圧V1+V2+V3+V4=−Δ
V5は直結インバータINV-5が発生する電圧V5の高調波成
分ΔV5を打ち消す電圧となる。The sum of the output voltages V 1 to V 4 of the inverters INV-1 to INV- 4 is the 8th
The waveform is as shown at the bottom of the figure, and the input signal ▲ H * OU ▼
The value is proportional to. This sum voltage V 1 + V 2 + V 3 + V 4 = -Δ
V 5 is a voltage that cancels the harmonic component ΔV 5 of the voltage V 5 generated by the directly connected inverter INV-5.
すなわち、(8)式で表わされる補償制御信号▲H* OU▼
を、インバータINV-1〜INV-4のPWM制御入力信号e1=e2
=e3=e4=▲H* OU▼として与えた場合、各インバータの
出力電圧V1〜V4の平均値は、当該入力信号e1〜e4に比例
した値となり、それらの和電圧V1+V2+V3+V4は、4・
▲H* OU▼に比例した値となる。That is, the compensation control signal ▲ H * OU ▼ represented by the equation (8)
Is the PWM control input signal e 1 = e 2 of the inverters INV-1 to INV-4.
= E 3 = e 4 = ▲ H * OU ▼, the average value of the output voltage V 1 to V 4 of each inverter becomes a value proportional to the input signal e 1 to e 4 and the sum voltage of them. V 1 + V 2 + V 3 + V 4 is 4 ・
The value is proportional to ▲ H * OU ▼.
n=4として、(9)式に(7),(8)式を考慮する
と となる。 Considering equations (7) and (8) in equation (9) with n = 4 Becomes
このようにして、直結インバータINV-5が発生する高調
波電圧ΔV5を多重インバータINV-1〜INV-4によって打ち
消すように補償制御することができる。この結果、直結
インバータの搬送波周波数を低くすることが可能とな
り、スイッチング損失やスナバ回路損失を低減させるこ
とができる。In this way, compensation control can be performed so that the harmonic voltage ΔV 5 generated by the direct-coupled inverter INV-5 is canceled by the multiple inverters INV-1 to INV-4. As a result, the carrier frequency of the direct-coupled inverter can be lowered, and switching loss and snubber circuit loss can be reduced.
以上のように本発明の電力変換装置によれば、多重PWM
インバータの出力トランスの直流偏磁を防止することが
でき、過電流によってインバータを構成する素子を破壊
することもなくなる。同時に直結インバータによって負
荷電流が正確に制御され、波形歪みの少ない正弦波電流
を交流負荷に供給することが可能となる。As described above, according to the power converter of the present invention, the multiple PWM
It is possible to prevent DC bias magnetism of the output transformer of the inverter, and it is possible to prevent destruction of the elements constituting the inverter due to overcurrent. At the same time, the load current is accurately controlled by the direct-coupled inverter, and the sinusoidal current with less waveform distortion can be supplied to the AC load.
第1図は本発明の電力変換装置の実施例を示す主回路構
成図、第2図は第1図の装置の制御回路構成図の実施
例、第3図,第5図は第1図の装置の部分回路図、第4
図,第6図は本発明装置の動作を説明するためのタイム
チャート図、第7図は本発明装置の制御回路の別の実施
例を示す構成図、第8図は第7図の動作説明図、第9図
は従来の電力変換装置の構成図、第10図は第9図の装置
を説明するための特性図である。 Vd……直流電圧源 INV-1〜INV-4……多重PWMインバータ INV-5……直結PWMインバータ TR1〜TR4……出力トランス LOAD……交流負荷 CT1〜CT5……電流検出器、A1〜A8……加算器 C1〜C6……比較器 G1〜G4,GL……電流制御補償回路 KN,KN1,KN2,KH……演算増幅器 PWM1〜PWM5……パルス幅変調制御回路 TRG,TRG1,TRG2……搬送波発生器 SH……シュミット回路 SW1,SW2……スイッチ回路FIG. 1 is a main circuit configuration diagram showing an embodiment of a power conversion device of the present invention, FIG. 2 is an embodiment of a control circuit configuration diagram of the device of FIG. 1, and FIGS. 3 and 5 are shown in FIG. Partial circuit diagram of device, 4th
6 and 6 are time charts for explaining the operation of the device of the present invention, FIG. 7 is a block diagram showing another embodiment of the control circuit of the device of the present invention, and FIG. 8 is an explanation of the operation of FIG. FIG. 9 is a configuration diagram of a conventional power conversion device, and FIG. 10 is a characteristic diagram for explaining the device of FIG. V d ...... DC voltage source INV-1 to INV-4 ...... Multiple PWM inverter INV-5 ...... Direct connection PWM inverter TR 1 to TR 4 ...... Output transformer LOAD ...... AC load CT 1 to CT 5 ...... Current detection , A 1 to A 8 …… Adder C 1 to C 6 …… Comparator G 1 to G 4 , G L …… Current control compensation circuit K N , K N1 , K N2 , K H …… Operational amplifier PWM 1 to PWM 5 ...... Pulse width modulation control circuit TRG, TRG 1 , TRG 2 ...... Carrier generator SH …… Schmidt circuit SW 1 , SW 2 …… Switch circuit
Claims (5)
ルス幅変調制御インバータの出力電圧と、出力トランス
なしのパルス幅変調制御インバータの出力電圧の和の電
圧を供給する電力変換装置において、 前記交流負荷に供給する負荷電流の指令値を与える手段
と、 負荷電流検出値を得る負荷電流検出手段と、 前記負荷電流指令値と負荷電流検出値との偏差に応じて
前記出力トランスなしのパルス幅変調制御インバータの
出力電圧を制御するPWM制御手段と、 前記出力トランスの1次電流検出値を得る手段及び該出
力トランスの励磁電流指令値を与える手段と、 前記交流負荷の逆起電力と、前記交流負荷のインダクタ
ンスによる電圧降下分の和に相当する電圧指令値を与え
る手段と、 前記負荷流指令値と、前記励磁電流指令値から前記出力
トランスの1次電流指令値を求める手段と、 該1次電流指令値と、前記1次電流検出値との偏差に応
じた信号と、前記電圧指令値との和の信号によって前記
出力トランスを持つ多重パルス幅変調制御インバータの
出力電圧を制御するPWM制御手段を具備したことを特徴
とする電力変換装置。1. A power converter for supplying an AC load with a sum of the output voltage of a multiple pulse width modulation control inverter having an output transformer and the output voltage of a pulse width modulation control inverter having no output transformer, A means for giving a command value of a load current supplied to a load, a load current detecting means for obtaining a load current detection value, and a pulse width modulation without the output transformer according to a deviation between the load current command value and the load current detection value. PWM control means for controlling the output voltage of the control inverter, means for obtaining the primary current detection value of the output transformer and means for giving an exciting current command value for the output transformer, counter electromotive force of the AC load, and the AC Means for giving a voltage command value corresponding to the sum of the voltage drop due to the inductance of the load, the load flow command value, and the excitation current command value from the output A means for obtaining a primary current command value of the lance; and a signal corresponding to a deviation between the primary current command value and the primary current detection value, and a signal of a sum of the voltage command value, thereby having the output transformer. A power converter comprising PWM control means for controlling the output voltage of a multiple pulse width modulation control inverter.
ルス幅変調制御インバータの出力電圧と、出力トランス
なしのパルス幅変調制御インバータの出力電圧の和の電
圧を供給する電力変換装置において、 前記交流負荷に供給する負荷電流の指令値を与える手段
と、 負荷電流検出値を得る負荷電流検出手段と、 前記負荷電流指令値と負荷電流検出値との偏差に応じて
前記出力トランスなしのパルス幅変調制御インバータの
出力電圧を制御するPWM制御手段と、 前記出力トランスの1次電流検出値と、負荷電流検出値
とから前記出力トランスの励磁電流を検出する手段と、 前記出力トランスの励磁電流指令値を与える手段と、 前記交流負荷の逆起電力と、前記交流負荷のインダクタ
ンスによる電圧降下分の和に相当する電圧指令値を与え
る手段と、 前記励磁電流指令値と、前記励磁電流検出値との偏差に
応じた信号と、前記電圧指令値との和の信号によって前
記出力トランスを持つ多重パルス幅変調制御インバータ
の出力電圧を制御するPWM制御手段を具備したことを特
徴とする電力変換装置。2. A power converter for supplying a sum of the output voltage of a multiple pulse width modulation control inverter having an output transformer and the output voltage of a pulse width modulation control inverter having no output transformer to an AC load. A means for giving a command value of a load current supplied to a load, a load current detecting means for obtaining a load current detection value, and a pulse width modulation without the output transformer according to a deviation between the load current command value and the load current detection value. PWM control means for controlling the output voltage of the control inverter, means for detecting the exciting current of the output transformer from the primary current detection value of the output transformer and the load current detection value, and an exciting current command value of the output transformer And a means for giving a voltage command value corresponding to the sum of the back electromotive force of the AC load and the voltage drop due to the inductance of the AC load. Controlling the output voltage of the multiple pulse width modulation control inverter having the output transformer by a signal of the sum of the voltage command value and a signal according to the deviation between the excitation current command value and the excitation current detection value. An electric power converter comprising a PWM control means.
インバータは、前記交流負荷の抵抗分による電圧降下に
相当する電圧を発生するように補償制御する手段を具備
したことを特徴とする請求項第1項あるいは第2項記載
の電力変換装置。3. The pulse width modulation control inverter without the output transformer comprises means for compensating and controlling so as to generate a voltage corresponding to a voltage drop due to a resistance component of the AC load. The power converter according to item 1 or 2.
インバータは、該インバータの出力周波数がある最小周
波数以下では出力トランスの励磁電流が零になるように
制御する手段を具備したことを特徴とする請求項第1項
あるいは第2項記載の電力変換装置。4. A multiple pulse width modulation control inverter having an output transformer is provided with means for controlling the exciting current of the output transformer to be zero when the output frequency of the inverter is below a certain minimum frequency. The power conversion device according to claim 1 or 2.
インバータは、該インバータの出力周波数がある最小周
波数以下では前記負荷の逆起電力補償及びインダクタン
スの電圧降下補償を零にする手段を具備したことを特徴
とする請求項第1項あるいは第2項記載の電力変換装
置。5. A multiple pulse width modulation control inverter having an output transformer comprises means for zeroing the back electromotive force compensation of the load and the voltage drop compensation of the inductance when the output frequency of the inverter is below a certain minimum frequency. The power conversion device according to claim 1 or 2, characterized in that.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1139139A JPH0783610B2 (en) | 1989-06-02 | 1989-06-02 | Power converter |
| DE9090106148T DE69001772T2 (en) | 1989-03-31 | 1990-03-30 | FREQUENCY AND VOLTAGE VARIABLE POWER CONVERTER. |
| EP90106148A EP0390184B1 (en) | 1989-03-31 | 1990-03-30 | Improvements in variable-voltage & variable-frequency power converter |
| CA002013492A CA2013492C (en) | 1989-03-31 | 1990-03-30 | Variable-voltage and variable-frequency power converter |
| US07/501,718 US5031088A (en) | 1989-03-31 | 1990-03-30 | Variable-voltage and variable-frequency power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1139139A JPH0783610B2 (en) | 1989-06-02 | 1989-06-02 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH037069A JPH037069A (en) | 1991-01-14 |
| JPH0783610B2 true JPH0783610B2 (en) | 1995-09-06 |
Family
ID=15238456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1139139A Expired - Fee Related JPH0783610B2 (en) | 1989-03-31 | 1989-06-02 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783610B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854745B2 (en) * | 1978-02-20 | 1983-12-06 | 三菱電機株式会社 | Inverter device |
-
1989
- 1989-06-02 JP JP1139139A patent/JPH0783610B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH037069A (en) | 1991-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5031088A (en) | Variable-voltage and variable-frequency power converter | |
| US5654591A (en) | Uninterruptible power supply with passing neutral, comprising a twin step-up chopper | |
| JP3221828B2 (en) | Power conversion method and power conversion device | |
| JPH03128691A (en) | Voltage type pwm converter-inverter system and control system thereof | |
| JP3478700B2 (en) | Three-phase power factor improving converter | |
| JP3337041B2 (en) | Control method for single-phase three-wire inverter device | |
| JP2003189474A (en) | Grid-connected power converter | |
| JPH07123722A (en) | PWM converter | |
| JP3478701B2 (en) | Three-phase power factor improving converter | |
| JP2000050636A (en) | Multiple inverter device | |
| JPH11187576A (en) | Distributed power supply | |
| JPH0783610B2 (en) | Power converter | |
| JPH0728538B2 (en) | PWM inverter control device | |
| JPH0637375A (en) | High frequency power source for laser oscillator | |
| JPH0783611B2 (en) | Power converter control device | |
| JPH10174291A (en) | Grid-connected inverter device | |
| JPH0667198B2 (en) | Power converter | |
| JPH0956170A (en) | Inverter controller for grid interconnection | |
| JPH03139175A (en) | Pwm control power converter | |
| JP3221807B2 (en) | Inverter parallel operation device | |
| JPS6321427B2 (en) | ||
| JP3222490B2 (en) | POWER CONVERTER AND CONTROL METHOD THEREOF | |
| JPH0755057B2 (en) | Power converter | |
| JP2000069763A (en) | Power supply device for electric railway | |
| JPH06105419B2 (en) | Power compensator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |