JPH0785549B2 - タイムスロット割り付け方法 - Google Patents
タイムスロット割り付け方法Info
- Publication number
- JPH0785549B2 JPH0785549B2 JP24220987A JP24220987A JPH0785549B2 JP H0785549 B2 JPH0785549 B2 JP H0785549B2 JP 24220987 A JP24220987 A JP 24220987A JP 24220987 A JP24220987 A JP 24220987A JP H0785549 B2 JPH0785549 B2 JP H0785549B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bits
- speed
- time slot
- allocating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の低速回線を収容するビット多重装置の
タイムスロット割り付け方法に関する。
タイムスロット割り付け方法に関する。
本発明は、ビット多重化装置のタイムスロット割り付け
方法において、 フレームビットなどの特定ビットを集中して割り付けず
に間隔をへて割り付け、空白に低速回線の情報ビットを
割り付けることにより、 タイムスロットの割り付けを稠密に行うことができるよ
うにしたものである。
方法において、 フレームビットなどの特定ビットを集中して割り付けず
に間隔をへて割り付け、空白に低速回線の情報ビットを
割り付けることにより、 タイムスロットの割り付けを稠密に行うことができるよ
うにしたものである。
従来、この種のタイムスロット割り付けは、高速側１フ
レーム長をＸとし、高速側速度をＹとすると、高速側総
ビット数Ｚは、 Ｚ＝X/1/Y …（１） であるので、例えば１フレーム長を5ms、高速側速度を4
8KB/sとすると、高速側総ビット数Ｚは、 Ｚ＝5ms/1/48KB/s＝240ビット になる。ここで、高速側タイムスロットに割り付ける場
合に、第２図に示すように、最初にＦビット101を１ビ
ット割り付け、次にコントロールビットC102を１ビット
割り付ける。コントロールビットのデータ速度を2.4KB/
sとすると、このチャネルの割り付けるべきビット数は5
ms/1/2.4KB/s＝12ビットになり、このビットを割り付け
る際に高速側総ビット数に対し等間隔で割り付けるの
で、20ビット（240/12＝20ビット）間隔で割り付ける。
レーム長をＸとし、高速側速度をＹとすると、高速側総
ビット数Ｚは、 Ｚ＝X/1/Y …（１） であるので、例えば１フレーム長を5ms、高速側速度を4
8KB/sとすると、高速側総ビット数Ｚは、 Ｚ＝5ms/1/48KB/s＝240ビット になる。ここで、高速側タイムスロットに割り付ける場
合に、第２図に示すように、最初にＦビット101を１ビ
ット割り付け、次にコントロールビットC102を１ビット
割り付ける。コントロールビットのデータ速度を2.4KB/
sとすると、このチャネルの割り付けるべきビット数は5
ms/1/2.4KB/s＝12ビットになり、このビットを割り付け
る際に高速側総ビット数に対し等間隔で割り付けるの
で、20ビット（240/12＝20ビット）間隔で割り付ける。
次に、２チャネルの低速チャネルを高速側に割り付ける
場合に、第３図に示すように、第１の低速回線の速度を
19.2KB/sとし、第２の低速回線の速度も19.2KB/sとした
場合に、第１の低速回線に割り付けるビット数は5ms/1/
19.2KB/s＝96ビットであり、このビットを割り付ける際
に、高速側総ビット数に対し前述のコントロールビット
と同様に等間隔で割り付けるので、D1＝240ビット/96＝
2.5ビットになり、整数倍にならない。しかし、総ビッ
ト数が96ビットになれば良いので、D1＝２ビット、３ビ
ット、２ビット、３ビット…ごとに割り付ける。次に、
第２の低速回線の割り付けビットと割り付け間隔を計算
し、タイムスロット上に割り付ける。割り付けビットと
割り付け間隔は第１の低速回線と同一速度なので、D2＝
２ビット、３ビット、２ビット、３ビット…ごとに割り
付ける。
場合に、第３図に示すように、第１の低速回線の速度を
19.2KB/sとし、第２の低速回線の速度も19.2KB/sとした
場合に、第１の低速回線に割り付けるビット数は5ms/1/
19.2KB/s＝96ビットであり、このビットを割り付ける際
に、高速側総ビット数に対し前述のコントロールビット
と同様に等間隔で割り付けるので、D1＝240ビット/96＝
2.5ビットになり、整数倍にならない。しかし、総ビッ
ト数が96ビットになれば良いので、D1＝２ビット、３ビ
ット、２ビット、３ビット…ごとに割り付ける。次に、
第２の低速回線の割り付けビットと割り付け間隔を計算
し、タイムスロット上に割り付ける。割り付けビットと
割り付け間隔は第１の低速回線と同一速度なので、D2＝
２ビット、３ビット、２ビット、３ビット…ごとに割り
付ける。
このような従来の割り付け方法は、第３図のように低速
回線側速度の総合計が高速側速度に対して十分に空きは
あるが（高速側速度48KB/s−（低速側速度の総合計19.2
KB/s×２）＝9.6KB/s）、第１の低速回線の割り付け終
了後に第２の低速回線側D2ビットを割り付けるとき、D2
ビットの間隔が２ビット、３ビット…であるにもかかわ
らず、Ｆビット、ＣビットおよびD1ビットが間にあるの
で割り付けが不可能になる。結果として、高速回線側の
速度が48KB/sにもかかわらず、低速回線側は19.2KB/sが
１本しか割り付けられなくなる。このように、従来のタ
イムスロット割り付け方法では、伝送効率が低下する欠
点がある。
回線側速度の総合計が高速側速度に対して十分に空きは
あるが（高速側速度48KB/s−（低速側速度の総合計19.2
KB/s×２）＝9.6KB/s）、第１の低速回線の割り付け終
了後に第２の低速回線側D2ビットを割り付けるとき、D2
ビットの間隔が２ビット、３ビット…であるにもかかわ
らず、Ｆビット、ＣビットおよびD1ビットが間にあるの
で割り付けが不可能になる。結果として、高速回線側の
速度が48KB/sにもかかわらず、低速回線側は19.2KB/sが
１本しか割り付けられなくなる。このように、従来のタ
イムスロット割り付け方法では、伝送効率が低下する欠
点がある。
本発明はこのような欠点を除去するもので、タイムスロ
ットに稠密に割り付けが行えるタイムスロット割り付け
方法を提供することを目的とする。
ットに稠密に割り付けが行えるタイムスロット割り付け
方法を提供することを目的とする。
本発明は、フレーム内へ等間隔で割り付けるべきコント
ロールビットの先頭ビットとフレームビットとの間隔が
コントロールビットの最後尾ビットと次のフレームビッ
トとの間隔と等しい間隔になるタイムスロット位置で当
該コントロールビットの情報速度で決まるビット間隔の
タイムスロットに分散して割り付け、残余のタイムスロ
ットに複数の低速回線から到来するディジタル情報を構
成するビットを割り付けることを特徴とする。
ロールビットの先頭ビットとフレームビットとの間隔が
コントロールビットの最後尾ビットと次のフレームビッ
トとの間隔と等しい間隔になるタイムスロット位置で当
該コントロールビットの情報速度で決まるビット間隔の
タイムスロットに分散して割り付け、残余のタイムスロ
ットに複数の低速回線から到来するディジタル情報を構
成するビットを割り付けることを特徴とする。
高速回線の速度に基づき割り付け総ビット数を計算す
る。また、低速回線の速度に基づき割り付け総ビット数
を計算する。フレームビットや対局制御信号ビットがタ
イムスロットの先頭付近に集中しないようにフレームビ
ットと対局制御信号ビットとが分散するように離して割
り付け、空白に低速回線から到来する情報にかかわるビ
ットを等間隔に割り付ける。これにより、複数の低速回
線から到来する情報にかかわるビットの重なりを避け、
タイムスロットに稠密に割り付けることができる。
る。また、低速回線の速度に基づき割り付け総ビット数
を計算する。フレームビットや対局制御信号ビットがタ
イムスロットの先頭付近に集中しないようにフレームビ
ットと対局制御信号ビットとが分散するように離して割
り付け、空白に低速回線から到来する情報にかかわるビ
ットを等間隔に割り付ける。これにより、複数の低速回
線から到来する情報にかかわるビットの重なりを避け、
タイムスロットに稠密に割り付けることができる。
以下、本発明の一実施例を第１図に基づき説明する。
高速側速度を48KB/sとし、対局制御信号ｃを2.4KB/sと
し、第１の低速側速度を19.2KB/sとし、第２の低速側速
度を19.2KB/sとする。開始ビットにフレームビットＦを
１ビット割り付ける。次に、対局制御信号ｃを割り付け
間隔20ビットで12ビット割り付けるが、この際に、対局
制御信号ｃの第１番目ビットをフレームビットＦがほぼ
中央になる位置に割り付ける。すなわち、Ｆビットより
前の10ビット目を最終ビットとし、Ｆビットより後の９
ビット目を第１番目として対局制御信号ｃを20ビット間
隔で割り付ける。次に、速度が19.2KB/sの第１の低速回
線のビットD1を割り付ける。割り付け間隔2.5ビットす
なわち２ビット、３ビット…間隔で96ビットのビットD1
を割り付ける。Ｆビットを中心にＦビットより前１ビッ
トを最終ビットとして、Ｆビットより後２ビット目を第
１番目として２ビット、３ビット…間隔で96ビット割り
付ける。次に、速度が19.2KB/sの第２の低速回線側のビ
ットD2を割り付ける。割り付けビットおよび割り付け間
隔はD1ビットと同じであり、Ｆビットを中心にしてＦビ
ットより前の２ビット目を最終ビットとし、Ｆビットよ
り後の１ビット目を第１番目として、２ビット、３ビッ
ト…間隔で96ビットを割り付ける。
し、第１の低速側速度を19.2KB/sとし、第２の低速側速
度を19.2KB/sとする。開始ビットにフレームビットＦを
１ビット割り付ける。次に、対局制御信号ｃを割り付け
間隔20ビットで12ビット割り付けるが、この際に、対局
制御信号ｃの第１番目ビットをフレームビットＦがほぼ
中央になる位置に割り付ける。すなわち、Ｆビットより
前の10ビット目を最終ビットとし、Ｆビットより後の９
ビット目を第１番目として対局制御信号ｃを20ビット間
隔で割り付ける。次に、速度が19.2KB/sの第１の低速回
線のビットD1を割り付ける。割り付け間隔2.5ビットす
なわち２ビット、３ビット…間隔で96ビットのビットD1
を割り付ける。Ｆビットを中心にＦビットより前１ビッ
トを最終ビットとして、Ｆビットより後２ビット目を第
１番目として２ビット、３ビット…間隔で96ビット割り
付ける。次に、速度が19.2KB/sの第２の低速回線側のビ
ットD2を割り付ける。割り付けビットおよび割り付け間
隔はD1ビットと同じであり、Ｆビットを中心にしてＦビ
ットより前の２ビット目を最終ビットとし、Ｆビットよ
り後の１ビット目を第１番目として、２ビット、３ビッ
ト…間隔で96ビットを割り付ける。
本発明は、以上説明したように、タイムスロットの開始
位置に割り付けビットが集中しないように割り付けるの
で、効率よく割り付けが行え、したがって、伝送効率を
上げる効果がある。
位置に割り付けビットが集中しないように割り付けるの
で、効率よく割り付けが行え、したがって、伝送効率を
上げる効果がある。
第１図は本発明のタイムスロット割り付け方法を示す説
明図。 第２図は従来のタイムスロット割り付け方法を示す説明
図。 第３図は従来のタイムスロット割り付け方法を示す説明
図。 １、101、201……フレームビット、２、102、202……対
局制御信号、３、203……第１の低速回線のビット、
４、204……第２の抵抗回線のビット。
明図。 第２図は従来のタイムスロット割り付け方法を示す説明
図。 第３図は従来のタイムスロット割り付け方法を示す説明
図。 １、101、201……フレームビット、２、102、202……対
局制御信号、３、203……第１の低速回線のビット、
４、204……第２の抵抗回線のビット。
Claims (1)
- 【請求項１】複数の低速回線から到来するディジタル情
報を高速回線上にフレームビットおよび制御用のコント
ロールビットとともに上記低速回線のディジタル情報を
フレーム構成としてタイムスロットに割り付けて多重化
するタイムスロット割り付け方法において、 上記フレーム内へ等間隔で割り付けるべきコントロール
ビットの先頭ビットと上記フレームビットとの間隔がコ
ントロールビットの最後尾ビットと次のフレームビット
との間隔と等しい間隔になるタイムスロット位置で当該
コントロールビットの情報速度で決まるビット間隔のタ
イムスロットに割り付け、 残余のタイムスロットに上記複数の低速回線から到来す
るディジタル情報を構成するビットを割り付ける ことを特徴とするタイムスロット割り付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24220987A JPH0785549B2 (ja) | 1987-09-25 | 1987-09-25 | タイムスロット割り付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24220987A JPH0785549B2 (ja) | 1987-09-25 | 1987-09-25 | タイムスロット割り付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6484932A JPS6484932A (en) | 1989-03-30 |
| JPH0785549B2 true JPH0785549B2 (ja) | 1995-09-13 |
Family
ID=17085871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24220987A Expired - Lifetime JPH0785549B2 (ja) | 1987-09-25 | 1987-09-25 | タイムスロット割り付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785549B2 (ja) |
-
1987
- 1987-09-25 JP JP24220987A patent/JPH0785549B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6484932A (en) | 1989-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4213176A (en) | System and method for increasing the output data throughput of a computer | |
| DE3272409D1 (en) | Method for transmitting time-division multiplexed data | |
| EP0282267A3 (en) | Adaptive digital network interface | |
| JPH0785549B2 (ja) | タイムスロット割り付け方法 | |
| JP2970475B2 (ja) | 時分割スイッチ | |
| DE3237848A1 (de) | Datenwiedergabevorrichtung zum wiedergeben von daten, die auf mehrfachspuren aufgezeichnet sind | |
| JPH0732376B2 (ja) | タイムスロット割り付け方式 | |
| JPS5779793A (en) | Multi-dimension traffic time division exchanger | |
| JP2634806B2 (ja) | タイムスロツト割当方式 | |
| JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
| JP2870800B2 (ja) | 回線識別方法 | |
| JP3667458B2 (ja) | 時分割多重化装置 | |
| JPH03158030A (ja) | シグナリング伝送方式 | |
| JPS6193743A (ja) | Ｒａｍ制御方式 | |
| JPS63275232A (ja) | タイムスロット割り付け方法 | |
| JPS6079452A (ja) | モジュールのアドレス付与回路 | |
| JPS5943769B2 (ja) | 情報転送制御方式 | |
| JP2725713B2 (ja) | 信号伝送方法 | |
| JPS6127787B2 (ja) | ||
| KR0155718B1 (ko) | 동기 데이타 발생장치 | |
| JP3106731B2 (ja) | 速度パルス生成回路 | |
| JPH0750874B2 (ja) | フォーマット変換装置 | |
| JPS6361528A (ja) | 複数端末のバス接続方式 | |
| JPH03267843A (ja) | 伝送路の遅延補正方式 | |
| JPS62293838A (ja) | 多重化制御回路 |