JPH0786786B2 - Microcomputer clock supply control circuit - Google Patents
Microcomputer clock supply control circuitInfo
- Publication number
- JPH0786786B2 JPH0786786B2 JP62291312A JP29131287A JPH0786786B2 JP H0786786 B2 JPH0786786 B2 JP H0786786B2 JP 62291312 A JP62291312 A JP 62291312A JP 29131287 A JP29131287 A JP 29131287A JP H0786786 B2 JPH0786786 B2 JP H0786786B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- inverter
- oscillation
- input
- becomes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロコンピユータクロツク供給制御回
路に関し、時にパワーダウンモード，ストツプモード等
発振を停止するモードからの復帰時、発振が安定するま
での待ち時間をとる回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a micro computer clock supply control circuit, and sometimes, when returning from a mode in which oscillation is stopped, such as a power down mode or a stop mode, until oscillation stabilizes. The present invention relates to a circuit that takes a waiting time.
第３図は従来のマイクロコンピユータクロツク供給制御
回路図であり、図において、（１）はマイコン外部から
の復帰入力をセツト信号入力，内部CPUからの信号をリ
セツト信号入力とするRSフリツプフロツプ、（17）はRS
フリツプフロツプの出力を入力とするインバータ、（1
9）はインバータ（17）の出力を入力とするインバー
タ、（22）はマイコンの外部にインバータ（19）の出力
に接続されたコンデンサ、（20）はインバータ（19）の
出力信号（ｊ）を入力とするインバータ、（13）はNAND
ゲート（２），抵抗（８），セラミツク振動子（９），
コンデンサ（10），（11）により構成される発振回路、
（３）は発振波形（ｆ）を入力とするインバータ、（1
8）は信号（ａ）を入力とするインバータであり、さら
に、（21）は信号（ｄ），（ｇ），（ｉ）を入力とする
3NORゲートでありクロツク信号（ｅ）を内部回路に出力
している。FIG. 3 is a conventional micro computer clock supply control circuit diagram. In the figure, (1) is an RS flip-flop in which a reset input from outside the microcomputer is a set signal input and a signal from an internal CPU is a reset signal input, ( 17) is RS
Inverter with flip-flop output as input (1
9) is an inverter that receives the output of the inverter (17), (22) is a capacitor connected to the output of the inverter (19) outside the microcomputer, and (20) is the output signal (j) of the inverter (19). Inverter for input, (13) is NAND
Gate (2), resistor (8), ceramic oscillator (9),
Oscillation circuit composed of capacitors (10) and (11),
(3) is an inverter that receives the oscillation waveform (f) as input, (1
8) is an inverter that receives the signal (a), and (21) receives signals (d), (g), and (i).
It is a 3 NOR gate and outputs the clock signal (e) to the internal circuit.
次に動作について説明する。Next, the operation will be described.
RSフリツプフロツプの出力（ａ）が“1"の時にはNANDゲ
ート（２）は電圧増幅器として働くため、発振回路（1
3）は発振を持続する。また、信号（ａ）が“1"である
と、インバータ（17），（19），（20）により信号
（ｇ）は“0"となり、またインバータ（18）により信号
（ｉ）は“0"となる。このため3NORゲート（21）は、信
号（ｄ）を入力とするインバータとして動き、発振回路
（13）の波形を信号（ｅ）として内部へ出力する。When the output (a) of the RS flip-flop is "1", the NAND gate (2) works as a voltage amplifier.
3) keeps oscillating. When the signal (a) is "1", the signal (g) becomes "0" by the inverters (17), (19) and (20), and the signal (i) becomes "0" by the inverter (18). "It becomes. Therefore, the 3NOR gate (21) operates as an inverter that receives the signal (d), and outputs the waveform of the oscillation circuit (13) internally as the signal (e).
内部CPUから、RSフリツプフロツプ（１）のリセツト信
号入力に“1"が入力されると、RSフリツプフロツプ
（１）の出力信号（ａ）は“0"となり、このため、NAND
ゲート（２）に“0"の入力が入るため、発振は停止す
る。また、NORゲート（21）にはインバータ（18）の出
力（ｉ）が“1"として入力されるため、内部回路へのク
ロツクの供給が停止する。When "1" is input from the internal CPU to the reset signal input of the RS flip-flop (1), the output signal (a) of the RS flip-flop (1) becomes "0".
Oscillation is stopped because "0" is input to the gate (2). Further, since the output (i) of the inverter (18) is input to the NOR gate (21) as "1", the clock supply to the internal circuit is stopped.
この後、第４図に示すように、信号（ｈ）として“1"の
信号がRSフリツプフロツプ（１）のセツト信号入力に入
ると信号（ａ）は“1"となる。このため、NANDゲート
（２）に“1"が入力され、NANDゲート（２）はインバー
タとして動作し、発振回路（13）は発振を開始する。こ
の時、発振振幅はOVから徐々に増加し、マイコンの電源
電圧とほぼ等しくなつて安定する。この間、数msec程度
の時間を必要とする。3NORゲートの内信号（ｉ）は、信
号（ａ）が“1"となつた時、すぐ“0"となるが、信号
（ｂ）は（19）のインバータと、外付け容量，時定数
（22）により遅延され、信号（ｊ）がインバータ（20）
のしきい値電圧を越えた時に“0"となる。この直後に発
振波形がクロツク信号（ｅ）として内部に供給される。
この時、コンデンサ（22）とインバータ（19）による時
間遅れを数ms以上とし、発振回路（13）の発振が安定す
るまでの時間をとることにより、マイコンは正常に動作
を開始することができる。After this, as shown in FIG. 4, when a signal "1" as the signal (h) enters the set signal input of the RS flip-flop (1), the signal (a) becomes "1". Therefore, "1" is input to the NAND gate (2), the NAND gate (2) operates as an inverter, and the oscillation circuit (13) starts oscillation. At this time, the oscillation amplitude gradually increases from OV and becomes stable when it becomes approximately equal to the power supply voltage of the microcomputer. During this time, it takes about several milliseconds. The signal (i) in the 3NOR gate becomes "0" immediately when the signal (a) becomes "1", but the signal (b) becomes the inverter of (19), external capacitance, time constant ( 22) and the signal (j) is delayed by the inverter (20).
It becomes "0" when the threshold voltage of is exceeded. Immediately after this, the oscillation waveform is internally supplied as the clock signal (e).
At this time, by setting the time delay due to the capacitor (22) and the inverter (19) to several ms or more and allowing the oscillation of the oscillation circuit (13) to stabilize, the microcomputer can start operating normally. .
マイクロコンピユータクロツク供給制御回路は以上のよ
うに構成されているので、発振が安定するまでの時間待
ちを得るためには、インバータのインピィーダンクと容
量による時間遅れを利用することになり、そために容量
が大きくなり、マイクロコンピユータ内にとり込むこと
ができなかつた。このためコンデンサの外付け端子と外
付けのコンデンサが必要であつた。Since the micro computer clock supply control circuit is configured as described above, in order to wait for the time until the oscillation stabilizes, the time delay due to the impedance and capacity of the inverter is used. As a result, the capacity was so large that it could not be incorporated into the microcomputer. Therefore, an external terminal of the capacitor and an external capacitor are required.
この発明は上記のようなコンデンサの外付け端子と外付
けのコンデンサを必要としないマイクロコンピユータク
ロツク供給制御回路を得ることを目的とするものであ
る。An object of the present invention is to obtain a micro computer clock supply control circuit which does not require the external terminal of the capacitor and the external capacitor as described above.
この発明に係るマイクロコンピユータクロツク供給制御
回路は、発振回路を構成するゲートのしきい値電圧と異
なつたしきい値電圧を持つインバータ及びダイオードに
より構成される整流回路と、整流回路出力とグランドに
接続されるコンデンサ、及び整流回路出力とコンデンサ
の接点を入力とするインバータにより内部回路へのクロ
ツク供給を制御するようにしたものである。A micro computer clock supply control circuit according to the present invention includes a rectifier circuit composed of an inverter and a diode having a threshold voltage different from a threshold voltage of a gate constituting an oscillator circuit, a rectifier circuit output and a ground. The clock supply to the internal circuit is controlled by the connected capacitor and the inverter that receives the output of the rectifier circuit and the contact point of the capacitor.
この発明におけるマイクロコンピユータクロツク供給制
御回路はしきい値のちがいにより、発振が安定になつた
ことを確認し、この安定した発振波形を整流してやるこ
とにより、電圧レベルに変換して発振が安定したと判断
する。The micro computer clock supply control circuit according to the present invention confirms that the oscillation has become stable due to the difference in the threshold value, and rectifies this stable oscillation waveform to convert it to the voltage level and stabilize the oscillation. To judge.
以下、この発明について図を用いて説明する。第１図は
この発明の一実施例を示すマイクロコンピユータクロツ
ク供給制御回路図であり、図において、（１）はマイコ
ン外部からの復帰入力をセツト信号入力とし、内部CPU
からの信号をリセツト信号入力とするRSフリツプフロツ
プ、（５）はRSフリツプフロツプの出力信号（ａ）を入
力とするインバータ、（15）はインバータ（５）の出力
信号をゲート入力とし、ソース，ドレインを信号（Ｃ）
のラインとグランドに接続されたＮチヤネルトランジス
タである。また、（13）は信号（ａ）を入力とする2NAN
Dゲートと抵抗（８）、セラミツク振動子（９）、コン
デンサ（10），（11）により構成される発振回路であ
る。（３）は発振信号（ｆ）を入力とするインバータ、
（４）は信号（ｆ）を入力とするインバータ、（７）は
カソードをインバータ（４）の出力にアノードを信号
（ｃ）のラインに接続されたダイオード、（６）は信号
（ｃ）を入力とするインバータ、（14）は信号（ｄ）と
（ｇ）を入力とする2NORゲート、（12）はグランドと信
号（ｃ）のラインに接続されたコンデンサである。The present invention will be described below with reference to the drawings. FIG. 1 is a diagram of a micro computer clock supply control circuit showing an embodiment of the present invention. In the figure, (1) shows a reset input from the outside of the microcomputer as a set signal input, and an internal CPU.
RS flip-flop that receives the signal from the reset signal as the reset signal, (5) the inverter that receives the output signal (a) of the RS flip-flop, and (15) that the output signal of the inverter (5) is the gate input, and the source and drain are Signal (C)
Is an N-channel transistor connected to the line and the ground. In addition, (13) is a 2NAN with the signal (a) as input
The oscillation circuit is composed of a D gate, a resistor (8), a ceramic oscillator (9), and capacitors (10) and (11). (3) is an inverter that receives the oscillation signal (f) as an input,
(4) is an inverter that receives the signal (f), (7) is a diode whose cathode is connected to the output of the inverter (4) and whose anode is connected to the signal (c) line, and (6) is the signal (c) An inverter as an input, (14) is a 2NOR gate having the signals (d) and (g) as inputs, and (12) is a capacitor connected to the ground and the signal (c) line.
以下、動作について説明する。RSフリツプフロツプの出
力信号（ａ）が“1"の時には、NAND（２）ゲートは電圧
増幅器として働くため、発振回路（13）は発振を持続す
る。また、信号（ａ）が“1"であると、インバータ
（４）、ダイオード（７）により発振波形が整流され、
コンデンサ（12）に充電が行なわれ、信号（ｃ）は“1"
となり、インバータ（６）により信号（ｇ）は“0"とな
る。このため、NOR（14）ゲートはインバータとして動
き、発振回路の波形（ｆ）はインバータ（３）,NORゲー
ト（14）を経てクロツク信号（ｅ）として内部に供給さ
れる。The operation will be described below. When the output signal (a) of the RS flip-flop is "1", the NAND (2) gate functions as a voltage amplifier, so that the oscillation circuit (13) continues to oscillate. When the signal (a) is "1", the oscillation waveform is rectified by the inverter (4) and the diode (7),
The capacitor (12) is charged and the signal (c) is "1".
And the signal (g) becomes "0" by the inverter (6). Therefore, the NOR (14) gate operates as an inverter, and the waveform (f) of the oscillation circuit is internally supplied as the clock signal (e) via the inverter (3) and the NOR gate (14).
内部CPUから、RSフリツプフロツプ（１）のリセツト信
号入力に“1"が入力されると、RSフリツプフロツプの出
力信号（ａ）は“0"となる。このため、NANDゲート
（２）に“0"の信号が入力されるため発振回路は発振停
止し信号（ｆ）は“1"となる。また、Ｎチヤネルトラン
ジスタ（15）にはハイレベルの信号が入力され、オン状
態となり、コンデンサ（12）の電荷が放電され、信号
（ｃ）は“0"となり、インバータ（６）の信号（ｇ）は
“1"となる。このためNORゲート（14）に“1"が入力さ
れるので内部へのクロツクの供給は停止される。この状
曜を第２図の中でt1の時間として示す。When "1" is input from the internal CPU to the reset signal input of the RS flip-flop (1), the output signal (a) of the RS flip-flop becomes "0". Therefore, since the signal of "0" is input to the NAND gate (2), the oscillation circuit stops oscillating and the signal (f) becomes "1". Further, a high level signal is input to the N channel transistor (15) to be turned on, the electric charge of the capacitor (12) is discharged, the signal (c) becomes “0”, and the signal (g) of the inverter (6) is output. ) Becomes “1”. Therefore, since "1" is input to the NOR gate (14), the clock supply to the inside is stopped. This day is shown as time t 1 in FIG.
この後、第２図に示すように、外部入力（ｈ）がハイレ
ベルになると、RSフリツプフロツプの出力信号（ａ）は
“1"となる。このため、NANDゲート（２）に“1"が入力
され、発振回路（13）は、発振を開始する。しかし、発
振開始時には振幅が小さいため第２図に示すようにイン
バータ（４）のしきい値以下にはならないため、信号
（ｂ）は低レベルとなり、コンデンサ（12）には充電が
行なわれない。次に、発振が安定し振幅の幅が大きくな
り、インバータ（４）のしきい値をこえると、信号
（ｂ）は第２図に示すようになる。そこで、信号（ｆ）
がインバータ（４）のしきい値以下になるとインバータ
（４）、ダイオード（７）を通してコンデンサ（12）に
充電が行なわれ、信号（ｃ）の電位は上昇する。次に、
信号（ｆ）がインバータ（４）のしきい値以上になる
と、信号（ｂ）は“0"になるが、ダイオード（７）は逆
バイアスとなるため、信号（ｃ）の電位は保持されたま
まとなる。そして、信号（ｆ）がインバータ（４）のし
きい値以下になるたびにコンデンサ（12）は充電され、
信号（ｃ）の電位は上昇し、この電位がインバータ
（６）のしきい値をこえると信号（ｇ）は“0"となる。
この時点で発振が安定したと判断される。信号（ｇ）が
“0"となると発振波形がクロツク信号（ｅ）として供給
されるようになる。After this, as shown in FIG. 2, when the external input (h) becomes high level, the output signal (a) of the RS flip-flop becomes "1". Therefore, "1" is input to the NAND gate (2), and the oscillation circuit (13) starts oscillation. However, since the amplitude is small at the start of oscillation and does not fall below the threshold value of the inverter (4) as shown in FIG. 2, the signal (b) becomes low level and the capacitor (12) is not charged. . Next, when the oscillation is stabilized and the width of the amplitude becomes large and exceeds the threshold value of the inverter (4), the signal (b) becomes as shown in FIG. Therefore, the signal (f)
Becomes less than the threshold value of the inverter (4), the capacitor (12) is charged through the inverter (4) and the diode (7), and the potential of the signal (c) rises. next,
When the signal (f) becomes equal to or higher than the threshold value of the inverter (4), the signal (b) becomes "0", but the diode (7) is reverse biased, so that the potential of the signal (c) is held. Will remain. Then, the capacitor (12) is charged every time the signal (f) becomes equal to or less than the threshold value of the inverter (4),
The potential of the signal (c) rises, and when this potential exceeds the threshold value of the inverter (6), the signal (g) becomes "0".
At this point, it is determined that the oscillation has stabilized. When the signal (g) becomes "0", the oscillation waveform is supplied as the clock signal (e).
以上のように、発振回路を構成するNANDゲート（２）の
しきい値とインバータ（４）のしきい値の差により発振
が安定したかどうかがわかり、この発振波形を整流して
電圧レベルに変換するだけであるのでコンデンサ（12）
は小さな値とすることができ、マイクロコンピユータ内
に内蔵することが可能となる。As described above, it is possible to know whether the oscillation is stabilized by the difference between the threshold value of the NAND gate (2) and the threshold value of the inverter (4) that compose the oscillation circuit, and rectify this oscillation waveform to a voltage level. Capacitors (12) as they only convert
Can be a small value and can be built into the microcomputer.
第１図において、NORゲート（14）のしきい値電圧を、2
NANDゲート（２）と同じようにすれば、インバータ
（３）はなくてもよい。In FIG. 1, the threshold voltage of the NOR gate (14) is 2
The inverter (3) may be omitted if the NAND gate (2) is used in the same manner.
以上のように、この発明によれば発振波形を整流して電
圧レベルに変換し内部回路へのクロツク供給を制御する
ようにしたので、コンデンサの外付け端子と、外付けの
コンデンサが不要となつた。As described above, according to the present invention, the oscillation waveform is rectified and converted into the voltage level to control the clock supply to the internal circuit, so that the external terminal of the capacitor and the external capacitor are unnecessary. It was
第１図はこの発明の一実施例を示すマイクロコンピユー
タクロツク供給制御回路図、第２図はこの発明による一
実施例の回路における信号波形説明図、第３図は従来の
マイクロコンピユータクロツク供給制御回路図、第４図
は従来の回路における信号波形図を示す。図において、
（１）はRSフリツプフロツプ、（２）はNANDゲート、
（３），（４），（６）はインバータ、（５）はインバ
ータ、（７）はダイオード、（８）は抵抗、（９）はセ
ラミツク振動子、（10），（11），（12）はコンデン
サ、（13）は発振回路、（14）はNORゲート、（15）は
Ｎチヤネルトランジスタ、（ａ）は出力信号、（ｂ），
（ｃ），（ｄ），（ｇ）は信号、（ｅ）はクロツク信
号、（ｆ）は波形、（ｈ）は外部入力である。 なお、図中同一符号は同一、又は相当部分を示す。FIG. 1 is a diagram of a micro computer clock supply control circuit showing an embodiment of the present invention, FIG. 2 is an explanatory diagram of signal waveforms in a circuit of an embodiment according to the present invention, and FIG. 3 is a conventional micro computer clock supply. A control circuit diagram, FIG. 4 shows a signal waveform diagram in a conventional circuit. In the figure,
(1) RS flip-flop, (2) NAND gate,
(3), (4) and (6) are inverters, (5) is an inverter, (7) is a diode, (8) is a resistor, (9) is a ceramic oscillator, (10), (11) and (12). ) Is a capacitor, (13) is an oscillation circuit, (14) is a NOR gate, (15) is an N channel transistor, (a) is an output signal, (b),
(C), (d) and (g) are signals, (e) is a clock signal, (f) is a waveform, and (h) is an external input. The same reference numerals in the drawings indicate the same or corresponding parts.
Claims (1)
コンピユータにおいて、発振回路の出力を、上記発振回
路の構成要素であるゲートのしきい値とは異なるしきい
値をもつた第１のインバータに入力し、そのインバータ
の出力端に、ダイオードと容量を直列に接続し、上記ダ
イオードと容量の接点を入力とする第２のインバータの
出力により内部回路へのクロツク供給を制御するように
したことを特徴とするマイクロコンピユータクロツク供
給制御回路。1. In a microcomputer having a mode for stopping oscillation, an output of an oscillation circuit is output to a first inverter having a threshold value different from a threshold value of a gate which is a constituent element of the oscillation circuit. Inputting, connecting a diode and a capacitor in series to the output terminal of the inverter, and controlling the clock supply to the internal circuit by the output of the second inverter that receives the contact of the diode and the capacitor as an input. Characteristic micro computer clock supply control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62291312A JPH0786786B2 (en) | 1987-11-17 | 1987-11-17 | Microcomputer clock supply control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62291312A JPH0786786B2 (en) | 1987-11-17 | 1987-11-17 | Microcomputer clock supply control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01131914A JPH01131914A (en) | 1989-05-24 |
| JPH0786786B2 true JPH0786786B2 (en) | 1995-09-20 |
Family
ID=17767269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62291312A Expired - Lifetime JPH0786786B2 (en) | 1987-11-17 | 1987-11-17 | Microcomputer clock supply control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786786B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007279933A (en) * | 2006-04-05 | 2007-10-25 | Oki Electric Ind Co Ltd | Clock signal generation circuit |
| WO2023184087A1 (en) * | 2022-03-28 | 2023-10-05 | 京东方科技集团股份有限公司 | Antenna and electronic device |
-
1987
- 1987-11-17 JP JP62291312A patent/JPH0786786B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01131914A (en) | 1989-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4653931A (en) | Self-charging electronic timepiece | |
| US4584494A (en) | Semiconductor timer | |
| US4952863A (en) | Voltage regulator with power boost system | |
| US6977828B2 (en) | DC-DC converter applied to semiconductor device | |
| US4363005A (en) | Power conserving blocking oscillator power supply circuit | |
| JP2658592B2 (en) | Oscillation stop detection circuit | |
| JPH0786786B2 (en) | Microcomputer clock supply control circuit | |
| JPS62144567A (en) | Switching power source protection circuit | |
| JPS6122606Y2 (en) | ||
| JP2722348B2 (en) | Oscillation circuit | |
| JPS6243389Y2 (en) | ||
| JPH05292735A (en) | Step-down type switching regulator | |
| JP2805814B2 (en) | Switching power supply | |
| JPS5825453Y2 (en) | DC power supply initialization circuit | |
| JPH0619314Y2 (en) | Step-down circuit | |
| JPH04351119A (en) | Oscillation induction circuit | |
| JPH054345Y2 (en) | ||
| SU849467A1 (en) | Device for matching high-voltage switching circuit with integrated circuit | |
| JPS5846584Y2 (en) | timed circuit | |
| JPS631588Y2 (en) | ||
| JPS61150515A (en) | Semiconductor integrated circuit | |
| JPH0313782Y2 (en) | ||
| SU1374415A1 (en) | Pulser | |
| JPS5948568B2 (en) | flip-flop circuit | |
| JPS5966219A (en) | Voltage-frequency converter |