JPH0787178B2 - 単結晶半導体薄膜の形成方法 - Google Patents
単結晶半導体薄膜の形成方法Info
- Publication number
- JPH0787178B2 JPH0787178B2 JP62145243A JP14524387A JPH0787178B2 JP H0787178 B2 JPH0787178 B2 JP H0787178B2 JP 62145243 A JP62145243 A JP 62145243A JP 14524387 A JP14524387 A JP 14524387A JP H0787178 B2 JPH0787178 B2 JP H0787178B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- semiconductor thin
- single crystal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 61
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 239000013078 crystal Substances 0.000 title claims description 31
- 238000000034 method Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims description 54
- 239000010408 film Substances 0.000 claims description 44
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000007790 solid phase Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 6
- -1 silicon ions Chemical class 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 239000012535 impurity Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- NLZUEZXRPGMBCV-UHFFFAOYSA-N Butylhydroxytoluene Chemical compound CC1=CC(C(C)(C)C)=C(O)C(C(C)(C)C)=C1 NLZUEZXRPGMBCV-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、単結晶半導体基板上に形成した絶縁膜上に
単結晶半導体薄膜を形成する単結晶半導体薄膜の形成方
法に関する。
単結晶半導体薄膜を形成する単結晶半導体薄膜の形成方
法に関する。
一般に、単結晶半導体基板としての単結晶シリコン基板
上にシリコン酸化膜などの絶縁膜を形成し、この絶縁膜
上に単結晶半導体薄膜としての単結晶シリコン膜をエピ
タキシヤル成長させたSOI〔silicon on insulator〕膜
は、集積回路の高集積化，高速化，消費電力の低減化を
図るための素子材料として注目されている。
上にシリコン酸化膜などの絶縁膜を形成し、この絶縁膜
上に単結晶半導体薄膜としての単結晶シリコン膜をエピ
タキシヤル成長させたSOI〔silicon on insulator〕膜
は、集積回路の高集積化，高速化，消費電力の低減化を
図るための素子材料として注目されている。
そして従来、このようなSOI膜を構成する単結晶半導体
薄膜としての単結晶シリコン膜を形成する手法として、
レーザ光を用いた再結晶化法や、全面エピタキシヤル成
長法などがよく知られており、そのひとつに、シリコン
基板上の絶縁膜を部分的に除去してシリコン基板を露出
させ、露出したシリコン基板上および絶縁膜上に非晶質
シリコン膜を形成し、前記露出したシリコン基板を種と
して上方向および水平方向に前記非晶質シリコン膜を単
結晶化する固相エピタキシヤル成長法（以下SPE法とい
う）があり、単結晶化の基板温度が約600℃と低温で行
なえ、しかも成長した単結晶シリコン膜の平坦性が良好
であるため、積層構造を有する半導体立体回路素子を作
製する上で、好適である。
薄膜としての単結晶シリコン膜を形成する手法として、
レーザ光を用いた再結晶化法や、全面エピタキシヤル成
長法などがよく知られており、そのひとつに、シリコン
基板上の絶縁膜を部分的に除去してシリコン基板を露出
させ、露出したシリコン基板上および絶縁膜上に非晶質
シリコン膜を形成し、前記露出したシリコン基板を種と
して上方向および水平方向に前記非晶質シリコン膜を単
結晶化する固相エピタキシヤル成長法（以下SPE法とい
う）があり、単結晶化の基板温度が約600℃と低温で行
なえ、しかも成長した単結晶シリコン膜の平坦性が良好
であるため、積層構造を有する半導体立体回路素子を作
製する上で、好適である。
ところが、前記したような通常のSPE法の場合、単結晶
化の途中で，非晶質シリコン膜中にランダムな核が発生
し、この核により水平方向への単結晶シリコンの成長が
妨げられるため、水平方向への単結晶シリコン膜の成長
距離が制限され、５μｍ程度にしかならない。
化の途中で，非晶質シリコン膜中にランダムな核が発生
し、この核により水平方向への単結晶シリコンの成長が
妨げられるため、水平方向への単結晶シリコン膜の成長
距離が制限され、５μｍ程度にしかならない。
そこで、たとえばセカンド インターナシヨナル ワー
クシヨツプ オン フユーチヤ エレクトロン デバイ
シズーSOI テクノロジイ アンド 3D インテグレー
シヨン−マーチ 19−21,1985,pp63−68〔2nd Internat
ional Workshop on Future Electron Devices−SOI Tec
hnology and 3D Integration−March 19−21,1985,pp63
−68〕の“IMPURITY EFFECTS IN LATERAL SOLLD PHASE
EPITAXY"（H.ISHIWARA et al.）において、前記した非
晶質シリコン膜にリン〔Ｐ〕やボロン〔Ｂ〕等を高濃度
にドープすることにより、水平方向への単結晶シリコン
膜の成長距離を24μｍまで伸ばすことができると報告さ
れている。
クシヨツプ オン フユーチヤ エレクトロン デバイ
シズーSOI テクノロジイ アンド 3D インテグレー
シヨン−マーチ 19−21,1985,pp63−68〔2nd Internat
ional Workshop on Future Electron Devices−SOI Tec
hnology and 3D Integration−March 19−21,1985,pp63
−68〕の“IMPURITY EFFECTS IN LATERAL SOLLD PHASE
EPITAXY"（H.ISHIWARA et al.）において、前記した非
晶質シリコン膜にリン〔Ｐ〕やボロン〔Ｂ〕等を高濃度
にドープすることにより、水平方向への単結晶シリコン
膜の成長距離を24μｍまで伸ばすことができると報告さ
れている。
しかし、ＰやＢを高濃度にドープした単結晶シリコン膜
にデバイスを作製することは困難であるため、このよう
な高濃度の単結晶シリコン膜からなるSOI膜を用いて半
導体立体回路素子を作製することができないという問題
点がある。
にデバイスを作製することは困難であるため、このよう
な高濃度の単結晶シリコン膜からなるSOI膜を用いて半
導体立体回路素子を作製することができないという問題
点がある。
そこで、この発明では、不純物をドープすることなく、
単結晶半導体薄膜の水平方向への成長距離の増大を図
り、膜質で良好で，デバイス作製の可能な単結晶半導体
薄膜が得られるようにすることを技術的課題とする。
単結晶半導体薄膜の水平方向への成長距離の増大を図
り、膜質で良好で，デバイス作製の可能な単結晶半導体
薄膜が得られるようにすることを技術的課題とする。
本発明はこのような技術的課題に留意して為されたもの
であつて、単結晶半導体基板上に絶縁膜を形成し、前記
絶縁膜を部分的に除去して前記基板表面を部分的に露出
させ、その部分的に露出した基板表面も含め前記絶縁膜
上に前記基板と同一材料の非晶質半導体薄膜を形成し、
前記基板を加熱保持しつつ、前記非晶質半導体薄膜の表
面全面にシリコンイオンのイオン注入を行い、前記非晶
質半導体薄膜を上方向および水平方向への固相エピタキ
シャル成長法により単結晶化する単結晶半導体薄膜の形
成方法において、 前記基板の加熱のみにより前記露出した基板上の前記非
晶質半導体薄膜を単結晶化するようにした後、前記基板
を加熱保持しつつ、前記非晶質半導体薄膜の厚み方向の
全領域に注入イオンが到達するよう、シリコンイオンの
注入エネルギとドーズ量との割合を変化させた条件に順
次切り換え、各条件下で前記非晶質半導体薄膜の表面全
面へのイオン注入が繰り返し行われることを特徴とす
る。
であつて、単結晶半導体基板上に絶縁膜を形成し、前記
絶縁膜を部分的に除去して前記基板表面を部分的に露出
させ、その部分的に露出した基板表面も含め前記絶縁膜
上に前記基板と同一材料の非晶質半導体薄膜を形成し、
前記基板を加熱保持しつつ、前記非晶質半導体薄膜の表
面全面にシリコンイオンのイオン注入を行い、前記非晶
質半導体薄膜を上方向および水平方向への固相エピタキ
シャル成長法により単結晶化する単結晶半導体薄膜の形
成方法において、 前記基板の加熱のみにより前記露出した基板上の前記非
晶質半導体薄膜を単結晶化するようにした後、前記基板
を加熱保持しつつ、前記非晶質半導体薄膜の厚み方向の
全領域に注入イオンが到達するよう、シリコンイオンの
注入エネルギとドーズ量との割合を変化させた条件に順
次切り換え、各条件下で前記非晶質半導体薄膜の表面全
面へのイオン注入が繰り返し行われることを特徴とす
る。
したがつて、この発明によると、絶縁膜が部分的に除去
されて露出した単結晶半導体基板上および絶縁膜上に非
晶質半導体薄膜が形成され、この非晶質半導体薄膜が上
方向および水平方向への固相エピタキシャル成長法によ
り単結晶化され、単結晶半導体薄膜が形成される。
されて露出した単結晶半導体基板上および絶縁膜上に非
晶質半導体薄膜が形成され、この非晶質半導体薄膜が上
方向および水平方向への固相エピタキシャル成長法によ
り単結晶化され、単結晶半導体薄膜が形成される。
このとき、前記した文献にも記載れているように、非晶
質半導体薄膜中に発生するランダムな核の発生速度をｎ
〔cm-2s-1〕，水平方向へのエピタキシャル成長速度を
Ｖ〔cm/s〕としたときに、単結晶半導体薄膜の水平方向
への最大成長距離Ｌは、(V/n)1/3に比例することが知ら
れており、非晶質半導体薄膜の単結晶化の際に、基板を
所定温度に加熱保持しつつ，非晶質半導体薄膜の表面全
面にイオン注入を行なうと、非晶質半導体薄膜に均一に
照射損傷が与えられるが、すでに単結晶化している部分
では、照射損傷により結晶性が乱れても，アニールアウ
トにより結晶性がすぐに回復して結晶性の低下が防止さ
れ、単結晶していない非晶質の部分では、加熱により発
生したランダムな核が照射損傷により再び非晶質に戻る
ため、成長速度Ｖを一定に保持したまま，核の発生速度
ｎを低減することができ、不純物を高濃度にドープする
ことなく、単結晶半導体薄膜の水平方向への最大成長距
離の増大が図れ、膜質が良好で，デバイス作製の可能な
単結晶半導体薄膜が得られる。
質半導体薄膜中に発生するランダムな核の発生速度をｎ
〔cm-2s-1〕，水平方向へのエピタキシャル成長速度を
Ｖ〔cm/s〕としたときに、単結晶半導体薄膜の水平方向
への最大成長距離Ｌは、(V/n)1/3に比例することが知ら
れており、非晶質半導体薄膜の単結晶化の際に、基板を
所定温度に加熱保持しつつ，非晶質半導体薄膜の表面全
面にイオン注入を行なうと、非晶質半導体薄膜に均一に
照射損傷が与えられるが、すでに単結晶化している部分
では、照射損傷により結晶性が乱れても，アニールアウ
トにより結晶性がすぐに回復して結晶性の低下が防止さ
れ、単結晶していない非晶質の部分では、加熱により発
生したランダムな核が照射損傷により再び非晶質に戻る
ため、成長速度Ｖを一定に保持したまま，核の発生速度
ｎを低減することができ、不純物を高濃度にドープする
ことなく、単結晶半導体薄膜の水平方向への最大成長距
離の増大が図れ、膜質が良好で，デバイス作製の可能な
単結晶半導体薄膜が得られる。
つぎに、この発明を、その１実施例を示した図面ととも
に詳細に説明する。
に詳細に説明する。
まず、第２図（ａ）に示すように、（100）の面方位お
持つ単結晶半導体基板としての単結晶シリコン基板
（１）の表面を、RCA洗浄，すなわち有機洗浄後にさら
に酸により洗浄し、同図（ｂ）に示すように、基板
（１）の表面を熱酸化して約500Åの膜厚のシリコン酸
化膜からなる絶縁膜（２）を形成し、その後同図（ｃ）
に示すように、通常のリソグラフイ技術により絶縁膜
（２）の一部を〈001〉軸に平行にエツチングし、絶縁
膜（２）を部分的に除去して窓（３）を形成し、基板
（１）を露出させる。
持つ単結晶半導体基板としての単結晶シリコン基板
（１）の表面を、RCA洗浄，すなわち有機洗浄後にさら
に酸により洗浄し、同図（ｂ）に示すように、基板
（１）の表面を熱酸化して約500Åの膜厚のシリコン酸
化膜からなる絶縁膜（２）を形成し、その後同図（ｃ）
に示すように、通常のリソグラフイ技術により絶縁膜
（２）の一部を〈001〉軸に平行にエツチングし、絶縁
膜（２）を部分的に除去して窓（３）を形成し、基板
（１）を露出させる。
つぎに、基板（１），絶縁膜（２）の表面を再びRCA洗
浄し、第３図に示すような非晶質シリコン形成用の減圧
CVD装置のサセプタ（Sc）に基板（１）をセツトし、第
２図（ｄ）に示すように、露出した基板（１）上および
絶縁膜（２）上に非晶質半導体薄膜としての非晶質シリ
コン薄膜（４）を形成する。
浄し、第３図に示すような非晶質シリコン形成用の減圧
CVD装置のサセプタ（Sc）に基板（１）をセツトし、第
２図（ｄ）に示すように、露出した基板（１）上および
絶縁膜（２）上に非晶質半導体薄膜としての非晶質シリ
コン薄膜（４）を形成する。
ところで、第３図において、（Tu）は石英反応管、（S
h）は反応管（Tu）内のサセプタ（Sc）を保持するホル
ダ、（Ｐ）は反応管（Tu）の排気用ロータリポンプ、
（Ｇ）は真空度計、（Ｂ）は反応管（Tu）に設けた電極
（Ｅ）と，タングステンワイヤ（Ｗ）を介したサセプタ
（Sc）との間に直流バイアスを供給する直流電源、
（Ｔ）は熱電対（ｔ）を介してサセプタ（Sc）の温度を
測定し赤外線ランプ（Lm）の通電制御を行なつて基板
（１）の温度を制御する温度制御手段、（RF）は反応管
（Tu）に巻装した高周波加熱コイル（Ｃ）に高周波を印
加して導入ガスのプラズマを発生する高周波電源、（G
S）はガス導入部（ｇ）を介して反応管（Tu）内にSi
H4，PH3,Arの各ガスを供給する反応ガス供給手段であ
る。
h）は反応管（Tu）内のサセプタ（Sc）を保持するホル
ダ、（Ｐ）は反応管（Tu）の排気用ロータリポンプ、
（Ｇ）は真空度計、（Ｂ）は反応管（Tu）に設けた電極
（Ｅ）と，タングステンワイヤ（Ｗ）を介したサセプタ
（Sc）との間に直流バイアスを供給する直流電源、
（Ｔ）は熱電対（ｔ）を介してサセプタ（Sc）の温度を
測定し赤外線ランプ（Lm）の通電制御を行なつて基板
（１）の温度を制御する温度制御手段、（RF）は反応管
（Tu）に巻装した高周波加熱コイル（Ｃ）に高周波を印
加して導入ガスのプラズマを発生する高周波電源、（G
S）はガス導入部（ｇ）を介して反応管（Tu）内にSi
H4，PH3,Arの各ガスを供給する反応ガス供給手段であ
る。
そして、このような減圧CVD装置を用い、基板（１）の
温度を550℃に保持しつつ，Ar+プラズマにより基板
（１），絶縁膜（２）の表面を清浄化し、SiH4の熱分解
により膜厚約2000Åの非晶質シリコン薄膜（４）を形成
したのち、第４図に示すようなイオン注入装置の反応室
内に基板（１）ごと移し替え、ヒータ（ｈ）を備えたホ
ルダ（Ｈ）に基板（１）をセツトし、ヒータ（ｈ）によ
り基板（１）を約600℃に加熱保持し、非晶質シリコン
薄膜（４）の表面全面に、イオン発生・加速手段（Ia）
からのSi+を注入し、固相エピタキシャル成長法により
非晶質シリコン薄膜（４）を単結晶化する。
温度を550℃に保持しつつ，Ar+プラズマにより基板
（１），絶縁膜（２）の表面を清浄化し、SiH4の熱分解
により膜厚約2000Åの非晶質シリコン薄膜（４）を形成
したのち、第４図に示すようなイオン注入装置の反応室
内に基板（１）ごと移し替え、ヒータ（ｈ）を備えたホ
ルダ（Ｈ）に基板（１）をセツトし、ヒータ（ｈ）によ
り基板（１）を約600℃に加熱保持し、非晶質シリコン
薄膜（４）の表面全面に、イオン発生・加速手段（Ia）
からのSi+を注入し、固相エピタキシャル成長法により
非晶質シリコン薄膜（４）を単結晶化する。
すなわち、当初イオン注入は行なわずに，ヒータ（ｈ）
の加熱により基板（１）を約600℃に保持すると、第２
図（ｅ）に示すように、窓（３）の基板（１）を種とし
て，非晶質シリコン薄膜（４）が上方向への固相エピタ
キシャル成長により単結晶化し、約60分でシリコン薄膜
（４）の上面まで達し、窓（３）の上側に単結晶シリコ
ン層（５）が成長する。
の加熱により基板（１）を約600℃に保持すると、第２
図（ｅ）に示すように、窓（３）の基板（１）を種とし
て，非晶質シリコン薄膜（４）が上方向への固相エピタ
キシャル成長により単結晶化し、約60分でシリコン薄膜
（４）の上面まで達し、窓（３）の上側に単結晶シリコ
ン層（５）が成長する。
つぎに、基板（１）の温度を約600℃に保持し続け、Si+
のエネルギ〔KeV〕とドーズ量〔×1015cm-2〕との割合
を、160/1.0,80/0.36,40/0.18の各条件に順次切り換
え、各条件下でSi+の注入を繰り返すと、第１図に示す
ように、水平方向への固相エピタキシャル成長により、
単結晶半導体薄膜としての単結晶シリコン薄膜（６）が
形成される。
のエネルギ〔KeV〕とドーズ量〔×1015cm-2〕との割合
を、160/1.0,80/0.36,40/0.18の各条件に順次切り換
え、各条件下でSi+の注入を繰り返すと、第１図に示す
ように、水平方向への固相エピタキシャル成長により、
単結晶半導体薄膜としての単結晶シリコン薄膜（６）が
形成される。
このようにシリコン薄膜（４）の表面全面へのイオン注
入の条件を変化させて繰り返し行うことによって、シリ
コン薄膜（４）の厚み方向の限られた領域にのみイオン
が到達するのではなく、該薄膜（４）の厚み方向の全領
域に注入イオンを到達せしめることができる。そしてこ
のようにシリコン薄膜（４）の表面全面へのイオン注入
の条件を変化させて繰り返し行うことによって、シリコ
ン薄膜（４）に均一に照射損傷が与えられるが、すでに
単結晶化している部分では、照射損傷により結晶性が乱
れても，アニールアウトにより結晶性がすぐに回復して
結晶性の低下が防止され、単結晶化していない非晶質の
部分では、加熱により発生したランダムな核（７）が，
照射損傷により再び非晶質に戻り、エピタキシャル成長
速度を一定に保持したまま，核（７）の発生速度を低減
でき、単結晶シリコン薄膜（６）の水平方向への最大成
長距離Ｌを増大することができ、約10時間の工程で最大
成長距離Ｌとして約８μｍが達成できた。
入の条件を変化させて繰り返し行うことによって、シリ
コン薄膜（４）の厚み方向の限られた領域にのみイオン
が到達するのではなく、該薄膜（４）の厚み方向の全領
域に注入イオンを到達せしめることができる。そしてこ
のようにシリコン薄膜（４）の表面全面へのイオン注入
の条件を変化させて繰り返し行うことによって、シリコ
ン薄膜（４）に均一に照射損傷が与えられるが、すでに
単結晶化している部分では、照射損傷により結晶性が乱
れても，アニールアウトにより結晶性がすぐに回復して
結晶性の低下が防止され、単結晶化していない非晶質の
部分では、加熱により発生したランダムな核（７）が，
照射損傷により再び非晶質に戻り、エピタキシャル成長
速度を一定に保持したまま，核（７）の発生速度を低減
でき、単結晶シリコン薄膜（６）の水平方向への最大成
長距離Ｌを増大することができ、約10時間の工程で最大
成長距離Ｌとして約８μｍが達成できた。
ところで、高温下におけるシリコン基板へのイオン注入
に関する文献として、ジャーナル オブ アプライド
フイジクス ボリウム40,ナンバ２フエブラリ 1969 P.
842〜854〔JOURNAL OF APPLIED PHYSICS VOLUME40,NUMB
ER2FEBRUARY 1969 P.842〜854〕がある。
に関する文献として、ジャーナル オブ アプライド
フイジクス ボリウム40,ナンバ２フエブラリ 1969 P.
842〜854〔JOURNAL OF APPLIED PHYSICS VOLUME40,NUMB
ER2FEBRUARY 1969 P.842〜854〕がある。
本発明は以上の説明から明らかなように、単結晶半導体
基板上に絶縁膜を形成し、前記絶縁膜を部分的に除去し
て前記基板表面を部分的に露出させ、その部分的に露出
した基板表面も含め前記絶縁膜上に前記基板と同一材料
の非晶質半導体薄膜を形成し、前記基板を加熱保持しつ
つ、前記非晶質半導体薄膜の表面全面にシリコンイオン
のイオン注入を行い、前記非晶質半導体薄膜を上方向お
よび水平方向への固相エピタキシャル成長法により単結
晶化する単結晶半導体薄膜の形成方法において、前記基
板の加熱のみにより前記露出した基板上の前記非晶質半
導体薄膜を単結晶化するようにした後、前記基板を加熱
保持しつつ、前記非晶質半導体薄膜の厚み方向の全領域
に注入イオンが到達するよう、シリコンイオンの注入エ
ネルギとドーズ量との割合を変化させた条件に順次切り
換え、各条件下で前記非晶質半導体薄膜の表面全面への
イオン注入を繰り返し行うので、不純物をドープするこ
となく、単結晶半導体薄膜の水平方向への固相エピタキ
シャル成長距離の増大を図ることができ、しかも結晶性
の低下を防止でき、膜質が良好で，デバイス作製の可能
な単結晶半導体薄膜が得られ、半導体立体回路素子の作
製に極めて有効である。
基板上に絶縁膜を形成し、前記絶縁膜を部分的に除去し
て前記基板表面を部分的に露出させ、その部分的に露出
した基板表面も含め前記絶縁膜上に前記基板と同一材料
の非晶質半導体薄膜を形成し、前記基板を加熱保持しつ
つ、前記非晶質半導体薄膜の表面全面にシリコンイオン
のイオン注入を行い、前記非晶質半導体薄膜を上方向お
よび水平方向への固相エピタキシャル成長法により単結
晶化する単結晶半導体薄膜の形成方法において、前記基
板の加熱のみにより前記露出した基板上の前記非晶質半
導体薄膜を単結晶化するようにした後、前記基板を加熱
保持しつつ、前記非晶質半導体薄膜の厚み方向の全領域
に注入イオンが到達するよう、シリコンイオンの注入エ
ネルギとドーズ量との割合を変化させた条件に順次切り
換え、各条件下で前記非晶質半導体薄膜の表面全面への
イオン注入を繰り返し行うので、不純物をドープするこ
となく、単結晶半導体薄膜の水平方向への固相エピタキ
シャル成長距離の増大を図ることができ、しかも結晶性
の低下を防止でき、膜質が良好で，デバイス作製の可能
な単結晶半導体薄膜が得られ、半導体立体回路素子の作
製に極めて有効である。
図面は、この発明の単結晶半導体薄膜の形成方法の１実
施例を示し、第１図は単結晶半導体薄膜の形成の最終工
程の断面図、第２図（ａ）〜（ｅ）はそれぞれ単結晶半
導体薄膜の形成途中における断面図、第３図および第４
図はそれぞれ単結晶半導体薄膜の形成に使用する減圧CV
D装置およびイオン注入装置の概略構成図である。 （１）……単結晶シリコン基板、（２）……絶縁膜、
（４）……非晶質シリコン薄膜、（６）……単結晶シリ
コン薄膜。
施例を示し、第１図は単結晶半導体薄膜の形成の最終工
程の断面図、第２図（ａ）〜（ｅ）はそれぞれ単結晶半
導体薄膜の形成途中における断面図、第３図および第４
図はそれぞれ単結晶半導体薄膜の形成に使用する減圧CV
D装置およびイオン注入装置の概略構成図である。 （１）……単結晶シリコン基板、（２）……絶縁膜、
（４）……非晶質シリコン薄膜、（６）……単結晶シリ
コン薄膜。
Claims (1)
- 【請求項１】単結晶半導体基板上に絶縁膜を形成し、前
記絶縁膜を部分的に除去して前記基板表面を部分的に露
出させ、その部分的に露出した基板表面も含め前記絶縁
膜上に前記基板と同一材料の非晶質半導体薄膜を形成
し、前記基板を加熱保持しつつ、前記非晶質半導体薄膜
の表面全面にシリコンイオンのイオン注入を行い、前記
非晶質半導体薄膜を上方向および水平方向への固相エピ
タキシャル成長法により単結晶化する単結晶半導体薄膜
の形成方法において、 前記基板の加熱のみにより前記露出した基板上の前記非
晶質半導体薄膜を単結晶化するようにした後、前記基板
を加熱保持しつつ、前記非晶質半導体薄膜の厚み方向の
全領域に注入イオンが到達するよう、シリコンイオンの
注入エネルギとドーズ量との割合を変化させた条件に順
次切り換え、各条件下で前記非晶質半導体薄膜の表面全
面へのイオン注入が繰り返し行われることを特徴とした
単結晶半導体薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62145243A JPH0787178B2 (ja) | 1987-06-12 | 1987-06-12 | 単結晶半導体薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62145243A JPH0787178B2 (ja) | 1987-06-12 | 1987-06-12 | 単結晶半導体薄膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63310109A JPS63310109A (ja) | 1988-12-19 |
| JPH0787178B2 true JPH0787178B2 (ja) | 1995-09-20 |
Family
ID=15380630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62145243A Expired - Lifetime JPH0787178B2 (ja) | 1987-06-12 | 1987-06-12 | 単結晶半導体薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787178B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3240719B2 (ja) * | 1992-12-10 | 2001-12-25 | ソニー株式会社 | 半導体薄膜結晶の成長方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6041032B2 (ja) * | 1982-03-23 | 1985-09-13 | 日本電信電話株式会社 | 非晶質膜上の単結晶形成法 |
-
1987
- 1987-06-12 JP JP62145243A patent/JPH0787178B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63310109A (ja) | 1988-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399429B1 (en) | Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| US4808546A (en) | SOI process for forming a thin film transistor using solid phase epitaxy | |
| JP2670453B2 (ja) | 結晶の形成方法 | |
| JP2010199338A (ja) | 貼り合わせウェーハの製造方法 | |
| JPH0787178B2 (ja) | 単結晶半導体薄膜の形成方法 | |
| JP2000021782A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法 | |
| JPH0475649B2 (ja) | ||
| JP2756320B2 (ja) | 結晶の形成方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0329316A (ja) | 半導体薄膜の形成方法 | |
| JP2638868B2 (ja) | 半導体装置の製造方法 | |
| JPH01132116A (ja) | 結晶物品及びその形成方法並びにそれを用いた半導体装置 | |
| JP2698147B2 (ja) | Ｓｏｉ構造の形成方法 | |
| JP2766315B2 (ja) | 半導体の製造法 | |
| JPH11251241A (ja) | 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法 | |
| JP2762103B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JP2771636B2 (ja) | 選択的エピタキシャル成長方法 | |
| JPS59134819A (ja) | 半導体基板の製造方法 | |
| JPH02143414A (ja) | 単結晶膜の形成方法 | |
| JPH04349617A (ja) | 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ | |
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JP2574922B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |