JPH0787200B2 - 半導体チツプの実装方法 - Google Patents
半導体チツプの実装方法Info
- Publication number
- JPH0787200B2 JPH0787200B2 JP62085005A JP8500587A JPH0787200B2 JP H0787200 B2 JPH0787200 B2 JP H0787200B2 JP 62085005 A JP62085005 A JP 62085005A JP 8500587 A JP8500587 A JP 8500587A JP H0787200 B2 JPH0787200 B2 JP H0787200B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- thermosetting resin
- resin layer
- connection
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体チップの配線基板への実装方法に関する
もので、特に半導体チップの接続電極を直接配線基板上
の接続電極に接続するフェースダウンボンディング法の
改良に関するものである。
もので、特に半導体チップの接続電極を直接配線基板上
の接続電極に接続するフェースダウンボンディング法の
改良に関するものである。
従来の技術 近年、電気回路の小型モジュール化が注目をあびてお
り、特に、半導体チップの実装においても配線基板への
直接搭載の方向へ進んでいる。すなわち、従来、半導体
チップと配線基板との接続には、ワイヤーボンディング
法が主流であったが、配線基板上における半導体チップ
接続のための面積等の効率化から、フェースダウンボン
ディング法が見直されている。
り、特に、半導体チップの実装においても配線基板への
直接搭載の方向へ進んでいる。すなわち、従来、半導体
チップと配線基板との接続には、ワイヤーボンディング
法が主流であったが、配線基板上における半導体チップ
接続のための面積等の効率化から、フェースダウンボン
ディング法が見直されている。
このフェースダウンボンディング法においては、通常半
導体チップの接続電極の上には、バンプと呼ばれる突起
電極が形成されており、このバンプと配線基板の導電電
極とを対向させ、リフロー等により一括ボンディングさ
れる。
導体チップの接続電極の上には、バンプと呼ばれる突起
電極が形成されており、このバンプと配線基板の導電電
極とを対向させ、リフロー等により一括ボンディングさ
れる。
次に、このバンプの形成工程の代表例を、第２図を用い
て説明する。通常半導体チップ１は、ａ図に示すように
接続電極２の回りを表面保護層３が覆うように形成され
ている。この半導体チップ１にｂ図に示すように、スパ
ッタあるいは蒸着により、Tiよりなる拡散防止層５とCu
よりなる接着層６を形成する。しかる後、ｃ図に示すよ
うに前もって、表面保護層３の設けられていない区域を
略々残してフォトレジスト層７を形成し、その上にｄ図
に示すようにAuメッキ層８を形成し、ｅ図に示すように
フォトレジスト層７を剥離、Ti,Cu層をエッチングし、
熱処理工程を通して形成される。以上のように形成され
たバンプは、配線基板上の導電電極と超音波加熱方式等
により直接接続される。
て説明する。通常半導体チップ１は、ａ図に示すように
接続電極２の回りを表面保護層３が覆うように形成され
ている。この半導体チップ１にｂ図に示すように、スパ
ッタあるいは蒸着により、Tiよりなる拡散防止層５とCu
よりなる接着層６を形成する。しかる後、ｃ図に示すよ
うに前もって、表面保護層３の設けられていない区域を
略々残してフォトレジスト層７を形成し、その上にｄ図
に示すようにAuメッキ層８を形成し、ｅ図に示すように
フォトレジスト層７を剥離、Ti,Cu層をエッチングし、
熱処理工程を通して形成される。以上のように形成され
たバンプは、配線基板上の導電電極と超音波加熱方式等
により直接接続される。
発明が解決しようとする問題点 しかしながら、上記のような方法では、バンプ形成に多
くの工程を通らねばならず、チップコストの面で不利で
あり、また、フォトレジスト，エッチング工程を通るた
め、イオン等による半導体チップへの悪影響，信頼性の
低下等の問題点を有していた。
くの工程を通らねばならず、チップコストの面で不利で
あり、また、フォトレジスト，エッチング工程を通るた
め、イオン等による半導体チップへの悪影響，信頼性の
低下等の問題点を有していた。
本発明は上記問題点に鑑み、短い工程でしかも安価で信
頼性の高い接続方法を提供するものである。
頼性の高い接続方法を提供するものである。
問題点を解決するための手段 この目的を達成するために、本発明の半導体チップの実
装方法は、半導体チップの接続電極が形成されている表
面に、少なくとも前記接続電極を覆うように金属フィラ
ーが混入された感光性の熱硬化性樹脂層を形成した後、
前記接続電極上の前記熱硬化性樹脂層を残して他の熱硬
化性樹脂層をフォトリゾ工法により除去し、その接続電
極上にのみ熱硬化性樹脂層が形成された半導体チップ
を、熱硬化性樹脂層が配線基板の導電電極上に位置する
ように載置し、加熱圧着することにより前記熱硬化性樹
脂を介して前記接続電極と導電電極との電気的および機
械的な接続を行うものである。
装方法は、半導体チップの接続電極が形成されている表
面に、少なくとも前記接続電極を覆うように金属フィラ
ーが混入された感光性の熱硬化性樹脂層を形成した後、
前記接続電極上の前記熱硬化性樹脂層を残して他の熱硬
化性樹脂層をフォトリゾ工法により除去し、その接続電
極上にのみ熱硬化性樹脂層が形成された半導体チップ
を、熱硬化性樹脂層が配線基板の導電電極上に位置する
ように載置し、加熱圧着することにより前記熱硬化性樹
脂を介して前記接続電極と導電電極との電気的および機
械的な接続を行うものである。
作用 この構成によると、金属フィラーが混入された感光性の
熱硬化性樹脂を使用しているため、フォトリゾ工法によ
りスクリーン印刷法に比べてより精度よく半導体チップ
の接続電極上にのみ選択的に熱硬化性樹脂層を形成する
ことができ、従来のようにバンプ形成のための工程が簡
素化され、信頼性の高い接続が可能となる。
熱硬化性樹脂を使用しているため、フォトリゾ工法によ
りスクリーン印刷法に比べてより精度よく半導体チップ
の接続電極上にのみ選択的に熱硬化性樹脂層を形成する
ことができ、従来のようにバンプ形成のための工程が簡
素化され、信頼性の高い接続が可能となる。
実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。第１図は本実施例における実装方法の代表的
な工程図を示すものであり、従来構成と同一構成部分に
は、同一符号を付して示している。
説明する。第１図は本実施例における実装方法の代表的
な工程図を示すものであり、従来構成と同一構成部分に
は、同一符号を付して示している。
第１図において４は、金属フィラーを含有する感光性樹
脂層、10は導電電極、11は配線基板である。以下、その
工程について説明する。まず、ａ図に示すように、半導
体チップ１の表面に金属フィラーを含有する感光性樹脂
４を均一に塗布する。ここで、金属フィラーは、Ag,Ni,
Cuなど導電体材料の単体あるいは混合体から成り、粒径
は約２〜10μｍφである。また、感光性樹脂は、エポキ
シあるいはポリイミドなどを基本骨格にもつ熱硬化性樹
脂であり、金属フィラーとの混合比は、体積比で40〜80
％である。
脂層、10は導電電極、11は配線基板である。以下、その
工程について説明する。まず、ａ図に示すように、半導
体チップ１の表面に金属フィラーを含有する感光性樹脂
４を均一に塗布する。ここで、金属フィラーは、Ag,Ni,
Cuなど導電体材料の単体あるいは混合体から成り、粒径
は約２〜10μｍφである。また、感光性樹脂は、エポキ
シあるいはポリイミドなどを基本骨格にもつ熱硬化性樹
脂であり、金属フィラーとの混合比は、体積比で40〜80
％である。
次に、例えば80℃,30分のプリベークを行ない半導体チ
ップ１と樹脂層４の接着力を高めた後に、ｂ図に示すよ
うに通常のフォトリソ工程により、露光，現像等行な
い、接続電極２上に所望の樹脂層９を残す。そしてｃ図
に示すように、配線基板11の所定の導電電極10と、前記
樹脂層９が一致するよう整合させた後、加熱圧着を行な
い、その両者を接続させる。
ップ１と樹脂層４の接着力を高めた後に、ｂ図に示すよ
うに通常のフォトリソ工程により、露光，現像等行な
い、接続電極２上に所望の樹脂層９を残す。そしてｃ図
に示すように、配線基板11の所定の導電電極10と、前記
樹脂層９が一致するよう整合させた後、加熱圧着を行な
い、その両者を接続させる。
以上のように、本実施例によれば、短い工程で簡単にフ
ェースダウンボンディング法により、配線基板と半導体
チップとを接続することができる。また、信頼性におい
ても、高温高湿（60℃,90％RH）試験で1000時間，高温
放置（100℃）試験で1000時間、ヒートサイクル（−10
℃〜100℃）試験で100サイクル等、通常のワイヤーボン
ディング法と遜色のないものであった。
ェースダウンボンディング法により、配線基板と半導体
チップとを接続することができる。また、信頼性におい
ても、高温高湿（60℃,90％RH）試験で1000時間，高温
放置（100℃）試験で1000時間、ヒートサイクル（−10
℃〜100℃）試験で100サイクル等、通常のワイヤーボン
ディング法と遜色のないものであった。
発明の効果 以上のように本発明によれば、金属フィラーの混入され
た熱硬化性樹脂を使用することにより、フォトリゾ工法
により、半導体チップの接続電極上にのみ選択的に熱硬
化性樹脂層を形成することができ、従来のようにバンプ
形成のための工程が簡素化され、信頼性の高い接続が可
能となる。
た熱硬化性樹脂を使用することにより、フォトリゾ工法
により、半導体チップの接続電極上にのみ選択的に熱硬
化性樹脂層を形成することができ、従来のようにバンプ
形成のための工程が簡素化され、信頼性の高い接続が可
能となる。
第１図は本発明の半導体チップの実装方法の一実施例に
おける主要工程を示す図、第２図は従来の半導体チップ
へのバンプ形成における主要工程を示す図である。 １……半導体チップ、２……接続電極、３……表面保護
層、4,9……金属フィラー含有樹脂層、５……拡散防止
層、６……接着層、７……フォトレジスト層、８……バ
ンプ、10……導電電極、11……配線基板。
おける主要工程を示す図、第２図は従来の半導体チップ
へのバンプ形成における主要工程を示す図である。 １……半導体チップ、２……接続電極、３……表面保護
層、4,9……金属フィラー含有樹脂層、５……拡散防止
層、６……接着層、７……フォトレジスト層、８……バ
ンプ、10……導電電極、11……配線基板。
Claims (1)
- 【請求項１】半導体チップの接続電極が形成されている
表面に、少なくとも前記接続電極を覆うように金属フィ
ラーが混入された感光性の熱硬化性樹脂層を形成した
後、前記接続電極上の前記熱硬化性樹脂層を残して他の
熱硬化性樹脂層をフォトリゾ工法により除去し、その接
続電極上にのみ熱硬化性樹脂層が形成された半導体チッ
プを、熱硬化性樹脂層が配線基板の導電電極上に位置す
るように載置し、加熱圧着することにより前記熱硬化性
樹脂を介して前記接続電極と導電電極との電気的および
機械的な接続を行う半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62085005A JPH0787200B2 (ja) | 1987-04-07 | 1987-04-07 | 半導体チツプの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62085005A JPH0787200B2 (ja) | 1987-04-07 | 1987-04-07 | 半導体チツプの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63250140A JPS63250140A (ja) | 1988-10-18 |
| JPH0787200B2 true JPH0787200B2 (ja) | 1995-09-20 |
Family
ID=13846614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62085005A Expired - Fee Related JPH0787200B2 (ja) | 1987-04-07 | 1987-04-07 | 半導体チツプの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787200B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4994098B2 (ja) * | 2007-04-25 | 2012-08-08 | 株式会社リコー | 半導体センサ及びその製造方法 |
| CN112822866B (zh) * | 2021-01-07 | 2022-05-27 | Tcl华星光电技术有限公司 | 用于表面贴装的锡膏、驱动电路板及表面贴装方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4868170A (ja) * | 1971-12-20 | 1973-09-17 | ||
| JPS592179B2 (ja) * | 1975-03-03 | 1984-01-17 | セイコーエプソン株式会社 | 電気的部材の製造方法 |
| JPS52113196A (en) * | 1976-03-18 | 1977-09-22 | Seiko Epson Corp | Liquid crystal unit |
-
1987
- 1987-04-07 JP JP62085005A patent/JPH0787200B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63250140A (ja) | 1988-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3345541B2 (ja) | 半導体装置及びその製造方法 | |
| JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
| US6958537B2 (en) | Multiple chip semiconductor package | |
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| JP4343296B2 (ja) | 半導体デバイスの製造方法 | |
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| TWI280641B (en) | Chip structure | |
| JP2002246535A (ja) | 半導体集積回路 | |
| JP2001320013A (ja) | 半導体装置およびその製造方法 | |
| US6841884B2 (en) | Semiconductor device | |
| US20010001714A1 (en) | Semiconductor device having a ball grid array and a fabrication process thereof | |
| JP2003197856A (ja) | 半導体装置 | |
| US20010031515A1 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
| US6528343B1 (en) | Semiconductor device its manufacturing method and electronic device | |
| JPH031828B2 (ja) | ||
| JP2003100811A (ja) | 半導体装置およびその製造方法 | |
| JP2002313985A (ja) | チップサイズパッケージの製造方法 | |
| JPH0787200B2 (ja) | 半導体チツプの実装方法 | |
| JPS5821350A (ja) | 半導体集積回路の実装構造 | |
| TWI375307B (en) | Flip chip package structure and method for manufacturing the same | |
| JPH08330355A (ja) | 半導体装置 | |
| JP2928822B2 (ja) | 半導体装置およびその接続方法 | |
| JP2021022718A (ja) | パッケージ構造及びその製造方法 | |
| JP3424164B2 (ja) | 半導体装置の製造方法 | |
| JP3084648B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |