JPH0789660B2

JPH0789660B2 - 表示装置

Info

Publication number: JPH0789660B2
Application number: JP21774386A
Authority: JP
Inventors: 浩二山岸; 紳一松井
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1985-10-08
Filing date: 1986-09-16
Publication date: 1995-09-27
Anticipated expiration: 2010-09-27
Also published as: JPS62175075A

Description

【発明の詳細な説明】［発明の技術分野］本発明は、液晶表示パネル等を用いた表示装置に関す
る。

［従来技術とその問題点］近年、携帯用小型テレビジョン受像機においては、その
表示部に液晶表示パネルが一般に使用されている。しか
して、この種、液晶テレビジョン受像機において、例え
ば160×210ドットの小型液晶表示パネルを用いたもので
は、映像信号をサンプリングする場合、垂直方向におい
て、３回に２回の割合でサンプリングを行ない、1/3の
データを間引いている。NTSC標準方式においては有効映
像信号期間として垂直方向480H（Ｈは１水平走査期間）
を持ち、このためその半分の240Hが垂直方向の全映像期
間となる。しかし、従来では上記したように1/3のデー
タを間引いており、このため充分な解像度を得ることが
できない。

また、PAL方式においては、走査線の数が625本である
が、走査電極が少ない場合には、NTSC方式の場合と同様
にデータの間引きを行なっており、このため充分な解像
度を得ることができない。

更に、２本の走査線のデータを液晶表示パネルの１本の
走査電極に重ねて表示させる方式も考えられているが、
この方式では走査電極の数が映像信号の走査線数の1/2
の場合に限られ、上述のような種々な走査電極数に対応
することができない。

［発明の目的］本発明は上記実情に鑑みて成されたもので、走査電極の
数にかかわらず十分な解像度を得ることができる表示装
置を提供することを目的とする。

［課題を解決するための手段］本発明は、走査電極と信号電極がマトリクス状に配列さ
れた表示装置において、垂直同期信号を基準として複数
Ｈ（Ｈは１水平走査期間）の時間幅の走査側データを作
成する走査側データ発生手段と、上記発生された走査側
データを水平走査線数及び走査電極数に応じて設定され
る第１及び第２の時間間隔で交互に遅延して順次所定時
間重複する走査電極駆動信号を作成する手段と、映像信
号を水平同期信号に対応してサンプリングして信号電極
駆動信号を作成する手段と、を具備し、上記走査電極駆
動信号及び信号電極駆動信号に基づいて駆動されること
を特徴とするものである。

［作用］従って、表示装置の走査電極の数にかかわわらず、すべ
ての有効走査線の映像信号をサンプリングし、表示装置
の走査電極に表示させることができる。

［発明の第１実施例］以下図面を参照して本発明の第１実施例を説明する。ま
ず、本発明をNTSC方式のテレビジョン受像機に実施した
場合について説明する。第１図は液晶テレビジョン受像
機における表示駆動部分の概略構成を示したものであ
る。同図において１は表示制御部で、走査電極駆動回路
2a,2bに走査側データSR及びデータシフトクロックφN2
を与えると共に、信号電極駆動回路3a〜3cに映像信号と
共にチップ選択信号CE1〜CE3及びデータラッチクロック
φN1を与える。そして、上記走査電極駆動回路2a,2b及
び信号電極駆動回路3a〜3cにより例えば160×210ドット
の単純マトリクスの液晶表示パネル４を表示駆動する。
この場合、走査電極駆動回路2a,2bは、液晶表示パネル
４の走査電極をX1〜X80,X81〜X160に分割して駆動し、
信号電極駆動回路3a〜3cは、液晶表示パネル４の信号電
極をY1〜Y80、Y81〜Y160、Y161〜Y210に分割して駆動す
る。

次に上記各部の詳細について説明する。第２図は表示制
御部１の主要部の詳細を示したものである。表示制御部
１には、同期分離回路（図示せず）から水平同期信号φ
Ｈ及び垂直同期信号φＶが与えられる。上記垂直同期信
号φＶは垂直同期検出回路10に入力され、水平同期信号
φＨは基本クロック発生部Ａに送られる。

この基本クロック発生部Ａに与えられた水平同期信号φ
Ｈは、移送検出器11及びローパスフィルタ12を介してV.
C.O（電圧制御発振器）13に入力される。そして、この
V.C.O13の出力信号が発振器14のクロック端子CKに入力
されて、その発振周波数が制御される。この発振器14は
例えば8.056MHzのパルス信号を発生するもので、その発
振出力は1/2分周回路15により分周されて4.028MHzの位
相の異なるクロックパルスφ1,φ２として出力される。
このクロックパルスφ1,φ２は、基本クロックであり、
水平方向のサンプリングクロックとなる。

また、1/2分周回路15の出力信号は、1/256分周回路16に
より第３図に示すように水平同期信号φＨと同じ周波数
（15.734kHz）の信号PHに分周され、位相検出器11へ送
られる。上記1/256分周回路16からは、更に上記信号PH
と同じ周波数で位相の異なるタイミング信号φH1,φH2
が出力される。

一方、上記垂直同期検出回路10は、垂直同期信号φＶを
検出して第３図に示す垂直方向サンプリング位置決定信
号CSを出力する。この垂直方向サンプリング位置決定信
号CSは、有効映像期間240Hで“0"（有意信号）となり、
その他の期間は“1"レベルに保持されている。

そして、上記垂直同期検出回路10の出力信号CSは、走査
側データ発生部Ｂに送られる。この走査側データ発生部
Ｂに与えられた垂直方向サンプリング位置決定信号CS
は、ラッチ回路17を介してフリップフロップ18の入力端
子Ｉに入力される。このフリップフロップ18は、クロッ
クパルスφ２に同期して入力信号を読込み、フリップフ
ロップ19の入力端子１に与える。このフリップフロップ
19は、クロック端子CX,CYを備え、クロック端子CYにノ
ア回路20を介して与えられるタイミング信号により入力
を読込み、CY端子に与えられるクロックパルスφ２によ
り信号を出力する。

上記ノア回路20にはデータシフトクロックφN2が入力さ
れると共に、クロックパルスφ１がインバータ21を介し
て入力される。ノア回路20の出力信号は、フリップフロ
ップ19の他、ラッチ回路17のリセット端子及びフリップ
フロップ22,23のクロック端子CXに入力される。フリッ
プフロップ19の出力信号は、フリップフロップ22の入力
端子Ｉに入力されると共に、アンド回路24に入力され
る。

上記フリップフロップ22は、クロック端子CXに入力され
るタイミング信号に同期して入力信号を読込み、クロッ
ク端子CYに入力されるクロックパルスφ２に同期して信
号を出力する。このフリップフロップ22の出力信号は、
アンド回路24を介してフリップフロップ23の入力端子Ｉ
に入力される。このフリップフロップ23は、クロック端
子に入力されるタイミング信号に同期して入力信号を読
込み、クロック端子CYに入力されるクロックパルスφ２
に同期して信号を出力する。このフリップフロップ23の
出力信号が走査側データSRとして走査電極駆動回路2aへ
送られる。すなわち、走査側データ発生部Ｂは、第３図
に示すように垂直方向サンプリング位置決定信号CSが与
えられると、データシフトクロックφN2に同期して3Hの
時間幅を有する走査側データSRを出力する。

また、垂直同期検出回路10から出力される垂直方向サン
プリング位置決定信号CSはφN1,φN2発生部Ｃへ送られ
る。このφN1,φN2発生部Ｃへ送られる。このφN1,φN2
発生部Ｃに与えられた垂直方向サンプリング位置決定信
号CSは、オア回路25を介して２ビットカウンタ26のリセ
ット端子Ｒに入力される。このカウンタ26は、タイミン
グ信号φH1によりカウントアップ動作し、出力端子X1か
ら出力される信号をフリップフロップ27に入力し、出力
端子X2から出力される信号をフリップフロップ28に入力
する。

このフリップフロップ28は、入力信号をタイミングφH2
に同期して読込んでオア回路25に出力する。また、フリ
ップフロップ27は、入力信号をタイミング信号φH1に同
期して読込み、フリップフロップ29の入力端子１及びイ
クスクルーシブノア回路（以下EXノア回路と略称する）
30に出力する。フリップフロップ29は、クロックパルス
φ１により入力信号を読込むと共にクロックパルスφ２
に同期して出力する。そして、このフリップフロップ29
の出力信号とフリップフロップ27の出力信号が、EXノア
回路30を介してデータシフトクロックφN2として出力さ
れる。また、タイミング信号φH1がインバータ31を介し
てデータラッチクロックφN1として出力される。

すなわち、上記のように構成されたφN1,φN2発生部Ｃ
は、第３図に示すように、垂直方向サンプリング位置決
定信号CSが与えられると、その間２ビットカンタ26のリ
セット状態が解除されてタイミング信号φH1のカウント
を開始する。そして、カウンタ26がタイミング信号φH1
を２発カウントして出力端子X2の出力が“1"になると、
その“1"信号がタイミング信号φH2に同期してフリップ
フロップ28に読込まれ、その出力によりカウンタ26がリ
セットされる。この結果、カウンタ26の出力端子X2の出
力が再び“0"となり、この“0"信号がタイミング信号φ
H2に同期してフリップフロップ28に読込まれ、カウンタ
26のリセットが解除される。

以下同様の動作が繰返され、カウンタ26はタイミング信
号φH1を２発カウントする毎にリセットされる。従っ
て、EXノア回路30から出力されるデータシフトクロック
φN2は、第３図に示すようにタイミング信号φH1に同期
したパルス信号を２発出力すると、次のパルス出力が禁
止される。このためデータシフトクロックφN2はタイミ
ング信号φH1に対し、３発に１発を除去したものとな
る。

更に上記垂直同期検出回路10から出力される垂直方向サ
ンプリング位置決定信号CSは、チップ選択信号作成回路
32へ送られる。このチップ選択信号作成回路32は、垂直
同期検出回路10からの信号CS及びクロックパルスφ1,φ
２に基づいて第３図に示すように80ビットの時間幅を持
つチップ選択信号CE1,CE2及び50ビットの時間幅を持つ
チップ選択信号CE3を作成する。

第４図は走査電極駆動回路2aの構成を示すものである。
同図において41はシフトレジスタで、このシフトレジス
タ41の先頭ビットに表示制御部１からの走査側データSR
が入力される。シフトレジスタ41は、走査側データSRを
データシフトクロックφN2に同期して読込んで順次シフ
トする。そして、シフトレジスタ41の各ビット出力がレ
ベルシフタ42a,42b,…を介してマルチプレクサ43a,43b,
…に入力される。そして、マルチプレクサ43a,43b,…に
より液晶表示パネル４の走査電極X1,X2,…が順次駆動さ
れる。

そして、シフトレジスタ41の最終ビットの出力信号が走
査電極駆動回路2b内のシフトレジスタに走査側データSR
として転送される。この走査電極駆動回路2bは、走査電
極駆動回路2aと同様の構成を有し、走査電極駆動回路2a
から転送されてくるデータをデータシフトクロックφN2
に同期してシフトし、走査電極X81〜X160の駆動信号を
作成する。

第５図は、信号電極駆動回路3a〜3cの詳細な構成を示す
ものである。同図において51はアンド回路で、このアン
ド回路51にはクロックパルスφ１が入力されると共に、
インバート端子にチップ選択信号CE1〜CE3の１つが与え
られる。そして、アンド回路51の出力が各段が３ビット
構成のシフトレジスタ52にシフトクロックとして送られ
る。このシフトレジスタ52は、表示制御部１から送られ
てくる３ビットの映像信号を、アンド回路51の出力信号
に同期して読込んで順次シフトすると共に、各段の出力
信号をラッチ回路53へ出力する。このラッチ回路53は、
シフトレジスタ52の各段の出力をデータラッチクロック
φN1に同期してラッチし、輝度変調回路54へ出力する。

この輝度変調回路54は、ラッチ回路53に各段に３ビット
単位でラッチされた映像信号に従って輝度変調信号を作
成し、レベルシフタ55a,55b,…を介してマルチプレクサ
56a,56b,…へ出力する。マルチプレクサ56a,56b,…は、
レベルシフタ55a,55b,…を介して送られてくる輝度変調
信号に従って液晶表示パネル４の信号電極Y1,Y2,…を駆
動する。

次に、上記実施例の全体の動作を第３のタイミングチャ
ートを参照して説明する。表示制御部１は、第２図にお
いて説明したように第３図に示す各種タイミング信号を
発生し、走査電極駆動回路2a,2b、信号電極駆動回路3a
〜3cに出力する。

第４図に示す走査電極駆動回路2aは、表示制御部１から
送られてくる走査側データSRをデータシフトクロックφ
N2に同期してシフトレジスタ41に読込み、順次シフトす
る。

そして、このシフトレジスタ41内をシフトするデータが
レベルシフタ42a,42b,…を介してマルチプレクサ43a,43
b,…へ送られ、このマルチプレクサ43a,43b,…から走査
電極X1,X2,…駆動信号が出力される。この場合、データ
シフトクロックφN2は、タイミング信号φH1に対して３
発に１発が除去されているので、シフトレジスタ41に読
込まれた走査側データSRは、1Hと2Hの間隔で交互にシフ
トされる。

従って、マルチプレクサ43a,43b,…から出力される走査
電極X1,X2,…の駆動信号は、第３図に示すように3Hの時
間幅を有し、且つ1Hと2Hの間隔で交互にシフトされた信
号となり、240Hの間に160回のシフトが行なわれる。

一方、信号電極駆動回路3a〜3bにおいては、表示制御部
１から送られてくるチップ選択信号CE1〜CE3により順次
選択される。上記チップ選択信号CE1〜CE3により選択さ
れた信号電極駆動回路3a〜3cは、表示制御部１から送ら
れてくる映像信号をクロックパルスφ１に同期してシフ
トレジスタ52に取込み、データラッチクロックφN1に同
期してラッチ回路53にラッチする。この場合、データラ
ッチクロックφN1は、タイミング信号φH1に同期して常
に同一周期で出力されている。

従って、シフトレジスタ52に読込まれた映像信号は、毎
回必ずラッチ回路53に転送され、更に輝度変調回路54へ
送られる。この輝度変調回路54は、ラッチ回路53にラッ
チされた映像信号に応じて輝度変調する。そして、この
輝度変調回路54で輝度変調された信号がレベルシフト55
a,55b,…を介してマルチプレクサ56a,56b,…へ送られ、
マルチプレクサ56a,56b,…により液晶表示パネル４の信
号電極Y1,Y2,…が表示駆動される。上記のようにして垂
直方向に対し、全映像信号がサンプリングされて液晶表
示パネル４に表示される。

［発明の第２実施例］次に本発明をPAL方式のテレビジョン受像機に実施した
場合の例について説明する。この実施例は、液晶表示パ
ネルの走査電極数が120本の場合について示したもの
で、第６図及び第７図のタイミングチャートに示すよう
に5Hの時間幅の走査側データを作成して走査電極駆動回
路に与え、この走査電極駆動回路において上記走査側デ
ータを2H及び3Hの間隔で交互にシフトして走査電極駆動
信号を作成し、また、映像信号を水平同期信号に対応さ
せて毎回サンプリングして信号電極駆動信号を作成する
ようにしたものである。

すなわち、この実施例では第６図に示すようにチップ選
択信号CEを映像信号の各水平期間に対応させて発生する
と共に、水平同期信号に同期してデータラッチクロック
φN1を発生する。そして、データシフトクロックφN2
は、データラッチクロックφN1に対し、２発に１発と、
３発に１発の割合いで交互に出力する。つまり、データ
シフトクロックφN2は、2Hと3Hの間隔で交互に出力する
もので、その発生手段については詳細を後述する。

また、一方走査電極X1,X2,…の駆動信号は、第７図に示
すように、時間幅を5Hに設定し、かつ、上記データシフ
トクロックφN2に同期して順次シフトする。この結果、
走査電極X1,X2,…の駆動信号は、5Hの時間幅を持ち、か
つ2Hと3Hの時間幅で交互にシフトされる信号となる。上
記のように走査電極X1,X2,…の駆動信号の時間幅とその
シフト時間幅を設定することにより、映像信号を毎回サ
ンプリングして、120本の走査電極に対応させることが
できる。すなわち、１つの走査電極が5Hの間選択されて
いる間に5H分の全映像信号をサンプリングして表示で
き、高い解像度を得ることができる。

しかして、上記データシフトクロックφN2は、第８図に
示す回路により発生することができる。第８図におい
て、61はタイミング信号発生回路で、水平同期信号φＨ
に同期してチップ選択信号CE及びデータラッチクロック
φN1を発生する。また、62は５進カウンタで、上記水平
同期信号φＨによってカウントアップ動作し、そのカウ
ント値に応じて出力端子A,B,Cから３ビットのカウント
データを出力する。

上記５進カウンタ62の出力端子Ａから出力される信号
は、アンド回路63,64に入力され、出力端子Ｂから出力
される信号はインバータ65を介してアンド回路63,64に
入力される。また、５進カウンタ62の出力端子Ｃから出
力される信号は、アンド回路63に入力され、その出力信
号が５進カウンタ62のリセット信号となる。更に、上記
５進カウウタ62の出力端子Ｃから出力される信号は、ア
ンド回路64の出力信号と共にノア回路66に入力される。
そして、このノア回路66の出力信号Ｄがタイミング信号
発生回路61から出力されるデータラッチクロックφN1と
共にオア回路67に入力され、その出力がデータシフトク
ロックφN2となる。

上記の構成において、タイミング信号発生回路61は，第
９図に示すように水平同期信号φＨが入力されると、一
定時間遅れて、データラッチクロックφN1（ローレベ
ル）を出力する。

一方、５進カウンタ62は、初期状態、つまり、リセット
状態では第９図に示すように端子A,B,Cから出力される
信号がローレベルとなっており、この結果、オア回路67
の出力信号Ｄがハイレベルとなっている。従って、この
状態でタイミング信号発生回路61からデータラッチクロ
ックφN1が出力されても、オア回路67の出力レベルは変
化せず、データシフトクロックφN2は出力されない。

そして、５進カウンタ62が水平同期信号φＨにより
「１」にカウントアップされると、端子Ａの出力信号が
ハイレベル、ノア回路66の出力がハイレベルからローレ
ベルに変化する。この状態でタイミング信号発生回路61
からデータラッチクロックφN1（ローレベル）が出力さ
れると、このデータラッチクロックφN1がオア回路67よ
りデータシフトクロックφN2（ローレベル）として出力
される。

次いで５進カウウンタ62は、水平同期信号φＨによりカ
ウントアップされるが、そのカウント値が「２」及び
「３」の時には端子Ｂの出力がハイレベルに保持され、
インバータ65の出力がローレベルとなってアンド回路64
の出力が禁止され、ノア回路66の出力Ｄがハイレベルに
保持される。従って、この状態でタイミング信号発生回
路61からオア回路67にデータラッチクロックφN1が出力
されても、オア回路67の出力は、ハイレベルに保持さ
れ、データシフトクロックφN2は出力されない。

そして、５進カウンタ62が次の水平同期信号φＨによ
り、「４」にカウントアップされると、出力端子Ｃの出
力がハイレベルとなり、ノア回路66の出力Ｄがローレベ
ルになる。従って、この状態でタイミング信号発生回路
61からデータラッチクロックφN1が出力されると、オア
回路67よりデータシフトクロックφN2として出力され
る。

その後、５進カウンタ62が水平同期信号φＨにより
「５」にカウントアップされると、アンド回路63の出力
がハイレベルとなり、５進カンウタ62が直ちにリセット
される。この結果、５進カウンタ62の端子A,B,Cから出
力される信号が全てローレベル、つまり、初期状態に戻
る。

以下、上記した動作が繰返され、2H及び3Hの間隔で交互
に出力されるデータシフトクロックφN2が作成される。
そして、このデータシフトクロックφN2により、上記し
た走査電極駆動信号のシフト動作が行なわれる。

［発明の効果］以上詳記したように本発明によれば、垂直同期信号を基
準として複数Ｈ（Ｈは１水平走査期間）の時間幅の走査
側データを作成する走査側データを発生し、この走査側
データを水平走査線数及び走査電極数に応じて設定され
る第１及び第２の時間間隔で交互に遅延して順次所定時
間重複する走査電極駆動信号を作成するとともに、映像
信号を水平同期信号に対応してサンプリングして信号電
極駆動信号を作成するようにしたから、表示装置の走査
電極の数にかかわらず、すべての有効走査線の映像信号
をサンプリングし、表示装置の走査電極に表示させる表
示装置を得ることができる。

【図面の簡単な説明】

第１図ないし第５図は本発明の第１実施例を示すもの
で、第１図は液晶表示装置全体の概略構成を示すブロッ
ク図、第２図は表示制御部の詳細を示すブロック図、第
３図は動作を説明するためのタイミングチャート、第４
図は走査電極駆動回路の詳細を示すブロック図、第５図
は信号電極駆動回路の詳細を示すブロック図、第６図な
いし第９図は本発明の第２実施例を示すもので、第６図
及び第７図は動作を説明するためのタイミングチャー
ト、第８図はタイミング信号発生回路の構成を示す図、
第９図は上記タイミング信号発生回路におけるデータシ
フトクロックφN2の発生動作を説明するためのタイミン
グチャートである。１……表示制御部、2a,2b……走査電極駆動回路、3a〜3
b……信号電極駆動回路、４……液晶表示パネル、10…
…垂直同期検出回路、Ａ……基本クロック発生部、Ｂ…
…走査側データ発生部、Ｃ……φN1,φN2…発生部、41
……シフトレジスタ、42a,42b……レベルシフタ、43a,4
3b……マルチプレクサ、52……シフトレジスタ、53……
ラッチ回路、54……輝度変調回路、55a,55b……レベル
シフタ、56a,56b……マルチプレクサ、61……タイミン
グ信号発生回路、62……５進カウンタ。

Claims

【特許請求の範囲】

【請求項１】走査電極と信号電極がマトリクス状に配列
された表示装置において、垂直同期信号を基準として複数Ｈ（Ｈは１水平走査期
間）の時間幅の走査側データを作成する走査側データ発
生手段と、上記発生された走査側データを水平走査線数及び走査電
極数に応じて設定される第１及び第２の時間間隔で交互
に遅延して順次所定時間重複する走査電極駆動信号を作
成する手段と、映像信号を水平同期信号に対応してサンプリングして信
号電極駆動信号を作成する手段と、を具備し、上記走査電極駆動信号及び信号電極駆動信号
に基づいて駆動されることを特徴とする表示装置。