JPH0793353B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0793353B2 JPH0793353B2 JP63297578A JP29757888A JPH0793353B2 JP H0793353 B2 JPH0793353 B2 JP H0793353B2 JP 63297578 A JP63297578 A JP 63297578A JP 29757888 A JP29757888 A JP 29757888A JP H0793353 B2 JPH0793353 B2 JP H0793353B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- tungsten layer
- selectively
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000000034 method Methods 0.000 title description 7
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000010410 layer Substances 0.000 claims description 47
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 34
- 239000010937 tungsten Substances 0.000 claims description 34
- 229910052721 tungsten Inorganic materials 0.000 claims description 34
- 239000011229 interlayer Substances 0.000 claims description 17
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 230000002265 prevention Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関する。
半導体装置の微細化の促進によりコンタクト用開口部の
径が小さくなって上下配線の層間接続の信頼性が低下す
るという問題がある。
径が小さくなって上下配線の層間接続の信頼性が低下す
るという問題がある。
第３図（ａ）〜（ｄ）は従来の半導体装置の製造方法を
説明するための工程順に示した半導体チップ断面図であ
る。
説明するための工程順に示した半導体チップ断面図であ
る。
第３図（ａ）に示すように、一導電型のシリコン基板１
の−主面に選択的に厚いフィールド酸化膜２を設けて素
子形成領域を区画し、前記素子形成領域の表面に薄い酸
化シリコン膜３を設け、前記素子形成領域に逆導電型不
純物をイオン注入して拡散領域４を設ける。次にフィー
ルド酸化膜２の上に配線５を選択的に設け、配線５を含
む表面に層間絶縁膜６を設けて平坦化する。
の−主面に選択的に厚いフィールド酸化膜２を設けて素
子形成領域を区画し、前記素子形成領域の表面に薄い酸
化シリコン膜３を設け、前記素子形成領域に逆導電型不
純物をイオン注入して拡散領域４を設ける。次にフィー
ルド酸化膜２の上に配線５を選択的に設け、配線５を含
む表面に層間絶縁膜６を設けて平坦化する。
次に、第３図（ｂ）に示すように、層間絶縁膜６を選択
的にエッチングして拡散領域４及び配線５のコンタクト
用開口部7,8をそれぞれ設けるが、配線５のコンタクト
用開口部８は拡散領域４のコンタクト用開口部７より浅
く形成される。
的にエッチングして拡散領域４及び配線５のコンタクト
用開口部7,8をそれぞれ設けるが、配線５のコンタクト
用開口部８は拡散領域４のコンタクト用開口部７より浅
く形成される。
次に、第３図（ｃ）に示すように、減圧CVD法によりタ
ングステン層９を開口部7,8にのみ選択成長して開口部
７の一部と開口部８の全部を充填する。
ングステン層９を開口部7,8にのみ選択成長して開口部
７の一部と開口部８の全部を充填する。
次に、第３図（ｄ）に示すように、全面にアルミニウム
層を堆積し、選択的にエッチングして開口部7,8のそれ
ぞれのタングステン層９と接続する配線12,13を設け
る。
層を堆積し、選択的にエッチングして開口部7,8のそれ
ぞれのタングステン層９と接続する配線12,13を設け
る。
ここで、開口部８のコンタクトは充填されたタングステ
ン層９と配線13が平面的に良好に接続されているが、開
口部９の場合には配線１の段差被覆性が悪いとコンタク
ト不良を生ずる。例えば、開口部７の径が0.6μｍでタ
ングステン層９までの深さが0.5μｍ以上になると、ア
ルミニウム層の段差被覆性が悪くなって断線状態になる
可能性が極めて高い。
ン層９と配線13が平面的に良好に接続されているが、開
口部９の場合には配線１の段差被覆性が悪いとコンタク
ト不良を生ずる。例えば、開口部７の径が0.6μｍでタ
ングステン層９までの深さが0.5μｍ以上になると、ア
ルミニウム層の段差被覆性が悪くなって断線状態になる
可能性が極めて高い。
上述した従来の半導体装置は、層間絶縁膜に設けた複数
のコンタクト用開口部の深さが異なり、且つその深さの
差が大きいとその深い側の開口部に設けた上層配線のコ
ンタクトが不充分となり、断線を生じて半導体装置の信
頼性を低下させるという問題点がある。
のコンタクト用開口部の深さが異なり、且つその深さの
差が大きいとその深い側の開口部に設けた上層配線のコ
ンタクトが不充分となり、断線を生じて半導体装置の信
頼性を低下させるという問題点がある。
本発明の目的は、深さの異なる微細なコンタクト用開口
部のそれぞれの開口部上端まで充填する導電層を設けて
深いコンタクト用開口部の段差被覆性を改善し、信頼性
を向上させた半導体装置の製造方法を提供することにあ
る。
部のそれぞれの開口部上端まで充填する導電層を設けて
深いコンタクト用開口部の段差被覆性を改善し、信頼性
を向上させた半導体装置の製造方法を提供することにあ
る。
本発明の半導体装置の製造方法は、半導体基板上に設け
た素子領域及び配線を含む表面に設けた層間絶縁膜を選
択的にエッチングして前記素子領域又は配線と接続する
ため前記層間絶縁膜の膜厚に応じた深い第１の開口部及
び前記第１の開口部より浅い第２の開口部を設ける工程
と、前記第１及び第２の開口部にタングステン層を選択
成長させて前記第１の開口部の中域までと前記第２の開
口部の上端面までを充填させる工程と、表面に窒化チタ
ン膜又は窒化シリコン膜からなる成長阻止膜を前記第１
の開口部以外の前記層間絶縁膜上に選択的に設けて前記
第２の開口部に充填したタングステン層の表面を被覆す
る工程と、前記第１の開口部のタングステン層の上に更
にタングステン層を選択成長させて前記第１の開口部の
上端面までを充填する工程と、前記第１及び第２の開口
部に充填したタングステン層のそれぞれと電気的に接続
して前記層間絶縁膜上に延在する配線を選択的に形成す
る工程とを含んで構成される。
た素子領域及び配線を含む表面に設けた層間絶縁膜を選
択的にエッチングして前記素子領域又は配線と接続する
ため前記層間絶縁膜の膜厚に応じた深い第１の開口部及
び前記第１の開口部より浅い第２の開口部を設ける工程
と、前記第１及び第２の開口部にタングステン層を選択
成長させて前記第１の開口部の中域までと前記第２の開
口部の上端面までを充填させる工程と、表面に窒化チタ
ン膜又は窒化シリコン膜からなる成長阻止膜を前記第１
の開口部以外の前記層間絶縁膜上に選択的に設けて前記
第２の開口部に充填したタングステン層の表面を被覆す
る工程と、前記第１の開口部のタングステン層の上に更
にタングステン層を選択成長させて前記第１の開口部の
上端面までを充填する工程と、前記第１及び第２の開口
部に充填したタングステン層のそれぞれと電気的に接続
して前記層間絶縁膜上に延在する配線を選択的に形成す
る工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、一導電型のシリコン
基板１の一主面に選択的に厚いフィールド酸化膜２を設
けて素子形成領域を区画し、前記素子形成領域の表面に
薄い酸化シリコン膜３を設ける。次に、前記素子形成領
域に逆導電型不純物を自己整合的にイオン注入して拡散
領域４を設ける。次に、フィールド酸化膜２の上に多結
晶シリコン層の配線５を選択的に設け、配線５を含む表
面に層間絶縁膜６を設けて層間絶縁膜６の表面を平坦化
する。次に、層間絶縁膜６を選択的にエッチングして拡
散領域４のコンタクト用開口部７及び配線５のコンタク
ト用開口部８をそれぞれ設ける。ここで、開口部７は開
口部８よりも深く形成されている。
基板１の一主面に選択的に厚いフィールド酸化膜２を設
けて素子形成領域を区画し、前記素子形成領域の表面に
薄い酸化シリコン膜３を設ける。次に、前記素子形成領
域に逆導電型不純物を自己整合的にイオン注入して拡散
領域４を設ける。次に、フィールド酸化膜２の上に多結
晶シリコン層の配線５を選択的に設け、配線５を含む表
面に層間絶縁膜６を設けて層間絶縁膜６の表面を平坦化
する。次に、層間絶縁膜６を選択的にエッチングして拡
散領域４のコンタクト用開口部７及び配線５のコンタク
ト用開口部８をそれぞれ設ける。ここで、開口部７は開
口部８よりも深く形成されている。
次に、第１図（ｂ）に示すように、減圧CVD法により開
口部7,8の拡散領域４及び配線５の上にのみタングステ
ン層９を選択成長させて開口部８の上端面に達した時点
で成長を停止する。
口部7,8の拡散領域４及び配線５の上にのみタングステ
ン層９を選択成長させて開口部８の上端面に達した時点
で成長を停止する。
このときには、深い開口部７のタングステン層９は穴の
途中まで成長しているが、上端面までは達していない。
次に、開口部７以外の層間絶縁膜６の上にタングステン
層の選択成長に対して大きな選択性を有する窒化チタン
層10を選択的に形成した成長阻止膜により、開口部８の
タングステン層９の表面を被覆し、開口部７のタングス
テン層９の表面以外の領域の層間絶縁膜６及び窒化チタ
ン層10の表面に選択成長によるタングステン層が堆積す
るのを阻止する。
途中まで成長しているが、上端面までは達していない。
次に、開口部７以外の層間絶縁膜６の上にタングステン
層の選択成長に対して大きな選択性を有する窒化チタン
層10を選択的に形成した成長阻止膜により、開口部８の
タングステン層９の表面を被覆し、開口部７のタングス
テン層９の表面以外の領域の層間絶縁膜６及び窒化チタ
ン層10の表面に選択成長によるタングステン層が堆積す
るのを阻止する。
次に、第１図（ｃ）に示すように、減圧CVD法により開
口部７のタングステン層９の上にのみタングステン層11
を開口部７の上端面まで成長させて開口部７の中を充填
する。
口部７のタングステン層９の上にのみタングステン層11
を開口部７の上端面まで成長させて開口部７の中を充填
する。
次に、全面にアルミニウム層を堆積し、前記アルミニウ
ム層及び窒化チタン層10を選択的に順次エッチングして
拡散領域４と接続する配線12及び配線５と接続する配線
13を形成する。ここで、成長阻止膜として用いた窒化チ
タン層10は導電性を有するため除去しなくても良い。
ム層及び窒化チタン層10を選択的に順次エッチングして
拡散領域４と接続する配線12及び配線５と接続する配線
13を形成する。ここで、成長阻止膜として用いた窒化チ
タン層10は導電性を有するため除去しなくても良い。
なお、タングステン層9,11の代りにシリコン層を選択成
長させても良い。
長させても良い。
第２図（ａ），（ｂ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
第２図（ａ）に示すように、第１図（ａ），（ｂ）で説
明した第１の実施例と同じ工程でタングステン層９を成
長し、窒化チタン10の代りに窒化シリコン膜14を選択的
に設けて成長阻止膜とする。ここで窒化シリコン膜14は
タングステン層11の選択成長に対する選択性が大きい利
点がある。次に、タングステン層11を開口部７の上端ま
で成長させて開口部７を充填する。
明した第１の実施例と同じ工程でタングステン層９を成
長し、窒化チタン10の代りに窒化シリコン膜14を選択的
に設けて成長阻止膜とする。ここで窒化シリコン膜14は
タングステン層11の選択成長に対する選択性が大きい利
点がある。次に、タングステン層11を開口部７の上端ま
で成長させて開口部７を充填する。
次に、第２図（ｂ）に示すように、窒化シリコン膜14を
除去し、拡散領域４及び配線５と電気的に接続する配線
13,14をそれぞれ選択的に設ける。
除去し、拡散領域４及び配線５と電気的に接続する配線
13,14をそれぞれ選択的に設ける。
ここで、窒化シリコン膜14の代りに酸化シリコン膜、酸
化アルミニウム膜を用いても良い。
化アルミニウム膜を用いても良い。
以上説明したように本発明は、深さの異なる第1,第２の
コンタクト用開口部の内部にのみタングステン層を選択
成長させ、浅い第２のコンタクト用開口部内に成長させ
たタングステン層が開口部上端まで充填した後、深い第
１のコンタクト用開口部以外の表面をタングステンの成
長を阻止する膜で被覆し、その後引き続いて第１のコン
タクト用開口部内のみにタングステン層を成長させて第
１の開口部上端まで充填し、第１及び第２の開口部内の
タングステン層と接続する配線をそれぞれ設けることに
より、深さの異なったコンタクト用開口部のそれぞれに
良好なコンタクトが実現でき、半導体装置の信頼性を向
上させるという効果がある。
コンタクト用開口部の内部にのみタングステン層を選択
成長させ、浅い第２のコンタクト用開口部内に成長させ
たタングステン層が開口部上端まで充填した後、深い第
１のコンタクト用開口部以外の表面をタングステンの成
長を阻止する膜で被覆し、その後引き続いて第１のコン
タクト用開口部内のみにタングステン層を成長させて第
１の開口部上端まで充填し、第１及び第２の開口部内の
タングステン層と接続する配線をそれぞれ設けることに
より、深さの異なったコンタクト用開口部のそれぞれに
良好なコンタクトが実現でき、半導体装置の信頼性を向
上させるという効果がある。
第１図（ａ）〜（ｄ）及び第２図（ａ），（ｂ）は本発
明の第１及び第２の実施例を説明するための工程順に示
した半導体チップの断面図、第３図（ａ）〜（ｄ）は従
来の半導体装置の製造方法を説明するための工程順に示
した半導体チップの断面図である。 １……１シリコン基板、２……フィールド酸化膜、３…
…酸化シリコン膜、４……拡散領域、５……配線、６…
…層間絶縁膜、7,8……開口部、９……タングステン
層、10……窒化チタン層、11……タングステン層、12,1
3……配線、14……窒化シリコン膜。
明の第１及び第２の実施例を説明するための工程順に示
した半導体チップの断面図、第３図（ａ）〜（ｄ）は従
来の半導体装置の製造方法を説明するための工程順に示
した半導体チップの断面図である。 １……１シリコン基板、２……フィールド酸化膜、３…
…酸化シリコン膜、４……拡散領域、５……配線、６…
…層間絶縁膜、7,8……開口部、９……タングステン
層、10……窒化チタン層、11……タングステン層、12,1
3……配線、14……窒化シリコン膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205
Claims (1)
- 【請求項１】半導体基板上に設けた素子領域及び配線を
含む表面に設けた層間絶縁膜を選択的にエッチングして
前記素子領域又は配線と接続するための前記層間絶縁膜
の膜厚に応じた深い第１の開口部及び前記第１の開口部
より浅い第２の開口部を設ける工程と、前記第１及び第
２の開口部にタングステン層を選択成長させて前記第１
の開口部の中域までと前記第２の開口部の上端面までを
充填させる工程と、表面に窒化チタン膜又は窒化シリコ
ン膜からなる成長阻止膜を前記第１の開口部以外の前記
層間絶縁膜上に選択的に設けて前記第２の開口部に充填
したタングステン層の表面を被覆する工程と、前記第１
の開口部のタングステン層の上に更にタングステン層を
選択成長させて前記第１の開口部の上端面までを充填す
る工程と、前記第１及び第２の開口部に充填したタング
ステン層のそれぞれと電気的に接続して前記層間絶縁膜
上に延在する配線を選択的に形成する工程とを含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63297578A JPH0793353B2 (ja) | 1988-11-24 | 1988-11-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63297578A JPH0793353B2 (ja) | 1988-11-24 | 1988-11-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02143445A JPH02143445A (ja) | 1990-06-01 |
| JPH0793353B2 true JPH0793353B2 (ja) | 1995-10-09 |
Family
ID=17848370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63297578A Expired - Lifetime JPH0793353B2 (ja) | 1988-11-24 | 1988-11-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793353B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0382126A (ja) * | 1989-08-25 | 1991-04-08 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH04298030A (ja) * | 1991-03-27 | 1992-10-21 | Sony Corp | メタルプラグの形成方法 |
| JPH05152449A (ja) * | 1991-11-27 | 1993-06-18 | Sharp Corp | 半導体装置の製造方法 |
| US5563097A (en) * | 1995-04-17 | 1996-10-08 | Lee; Young J. | Method for fabricating semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133551A (ja) * | 1986-11-26 | 1988-06-06 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
-
1988
- 1988-11-24 JP JP63297578A patent/JPH0793353B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02143445A (ja) | 1990-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319555B2 (ja) | 半導体装置の製造方法 | |
| US4874719A (en) | Method for manufacturing an electrical connection between conductor levels | |
| US4977439A (en) | Buried multilevel interconnect system | |
| US5374591A (en) | Method of making a metal plug | |
| JPH1027889A (ja) | 半導体装置及びその製造方法 | |
| JP3123092B2 (ja) | 半導体装置の製造方法 | |
| JPS6232630A (ja) | コンタクトプラグの形成方法 | |
| JPH10199974A (ja) | 半導体装置の金属配線層形成方法 | |
| US5514910A (en) | Semiconductor device having multi-level interconnection structure | |
| JPH07130682A (ja) | 半導体装置の製造方法 | |
| JPH0793353B2 (ja) | 半導体装置の製造方法 | |
| JP2669153B2 (ja) | 半導体装置の製造方法 | |
| JPH06181255A (ja) | 半導体装置およびその製造方法 | |
| US6211079B1 (en) | Method for fabricating interconnects of a dynamic random access memory (DRAM) | |
| JP2666427B2 (ja) | 半導体装置の製造方法 | |
| TW432620B (en) | Manufacturing method for damascene local interconnect | |
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JP3063165B2 (ja) | 半導体装置及びその製造方法 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JP2988943B2 (ja) | 配線接続孔の形成方法 | |
| JP3618974B2 (ja) | 半導体装置の製造方法 | |
| KR970007835B1 (ko) | 반도체 장치의 금속 배선층 형성방법 | |
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| JPS63278352A (ja) | 半導体集積回路装置 | |
| KR100260522B1 (ko) | 반도체소자의콘택홀매립방법 |