JPH0793695B2

JPH0793695B2 - 水平偏向回路

Info

Publication number: JPH0793695B2
Application number: JP22904790A
Authority: JP
Inventors: 茂柏木
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1990-08-30
Filing date: 1990-08-30
Publication date: 1995-10-09
Anticipated expiration: 2010-10-09
Also published as: JPH04111576A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、受像管を利用したディスプレイ装置における
水平偏向回路に関するものである。そして、この発明
は、特に水平偏向周波数が高い場合、あるいは、水平偏
向周波数が種々の値をとるような場合に使用されて好適
な水平偏向回路を提供することを目的としている。

（従来の技術）第８図は、従来の水平偏向回路の一例を示す回路図であ
り、これは、本出願人による先の先願：特願平1-29061
号に基づくものである。

１は、図示されていない前段から供給される水平同期パ
ルスＰに同期した発振波形V_OSCを出力する水平発振回路
である。２は水平励振回路、３は水平励振トランス、４
は水平出力トランジスタ、５は第１のベース抵抗であ
る。６はダンパーダイオード、７は帰線共振コンデン
サ、８は水平偏向コイル、９はＳ時補正コンデンサ、10
は水平出力トランス（または、フライバックトランス）
である。

１〜10までの構成要素で構成される水平偏向回路は（１
〜10以外の構成要素は除く）、通常のテレビジョン受像
機等によく見られるものであり、よく知られた原理によ
り、水平出力トランジスタ４のコレクタには、正弦半波
の水平帰線パルスV_cが生じ、水平偏向コイル８には、入
来同期信号に同期した水平偏向周期のノコギリ波電流I_y
が流れる。そして、この水平偏向コイル８は、ここには
図示されていない受像管の頸部に装着されているから、
受像管の電子ビームを左右に偏向する結果となる。

同図に示す回路が水平偏向専用の回路である場合、10は
水平出力トランスとして働き、１次巻線10_aの一端に接
続された直流電源＋E_B（直流電圧＋E_B）から、回路に電
力を供給する。同図に示す回路が水平高圧発生回路を兼
ねる場合、10はフライバックトランスとして働き、水平
帰線パルスV_cを昇圧したパルスV_hvを２次巻線10_b側に
得、このパルスV_hvを整流して直流高圧にした後、受像
管の陽極に印加して受像管を動作させる。

通常のテレビジョン受像機のように、水平偏向周波数
が、15.73KHz付近の低い周波数であれば、１〜10までの
構成要素で構成されたこの水平偏向回路で十分である。

しかし、近年、CAD等で使用されるディスプレイ機器で
は、画像の高精細度化の要求に従って、水平偏向周波数
が84KHz,97KHz,128KHz等と上昇する傾向にある。このよ
うに、水平偏向周波数が高くなった場合、１〜10までの
構成要素で構成された水平偏向回路では、水平出力トラ
ンジスタ４の遮断時のスピードが遅いため、大きな損失
が発生してしまう。

そこで、水平出力トランジスタ４の遮断時のスピードを
上げるための対策が必要となった。単安定マルチバイブ
レータMM1（以下、単にMM1と記すこともある）、I_bn引
出し回路12、第２のベース抵抗13が、遮断時のスピード
を上げるための回路である。

MM1は、水平発振回路１の出力V_osc（矩形波）の立上が
りでトリガされ、定められたパルス幅（ここでは正の期
間）の矩形波V_dnを出力する。このMM1は、矩形波V_dnの
パルス幅を、制御直流電圧E_cによって調整できる。I_bn
引出し回路12は、矩形波V_dnが供給されて、その矩形波V
_dnのパルス期間（V_dnのハイレベル期間）に、水平出力
トランジスタ４のベースから蓄積期間中の逆ベース電流
（蓄積キャリア）I_bnを、ベース抵抗13を介して引出
す。

第９図は、この水平偏向回路の回路動作説明図である。
同図（Ａ）に示す水平発振回路１の出力V_oscは、時刻T1
から一定時間t_oscだけ続くパルス幅を有する矩形波であ
る。同図（Ｂ）に示す水平励振回路２の出力Vdは、時刻
T1でボトミングする。ほぼ矩形波状に信号である。この
Vdの立上がり時刻T2は、先の時刻T1から、V_oscのパルス
幅toscと水平励振回路２内の励振トランジスタの蓄積時
間t_s1とだけ経過した時刻である。

同図（Ｃ）に示す水平出力トランジスタ４のベース電流
Ibは、時刻T1まで正の方向に流れており、時刻T1で流れ
る方向が逆転して負の方向となり、時刻T1から水平出力
トランジスタ４の蓄積時間t_s2経過後に電流値はゼロと
なる。

同図（Ｄ）は、MM1の出力V_dnを示し、その出力V_dnは、
時間t_dnのパルス幅を有する。出力V_dnは、I_bn引出し回
路12に供給されて、I_bn引出し回路12は、同図（Ｅ）に
示すように、出力V_dnを反転したものにほぼ相当する矩
形波Vnを出力する。ここで、Vnのボトミング期間が、V
_dnのパルス幅よりも若干長く描いてあるのは、I_bn引出
し回路12内の素子による遅れを表したものである。（理
想的にはこの遅れはないほうが望ましい。） Vnのボトミング期間に、同図（Ｆ）に示すように、ベー
ス抵抗13を介して逆ベース電流I_bnが流れる。そして、
この電流I_bnの流れを付勢するため、I_bn引出し回路12の
補助電源として、負の電源（電源電圧−Ｅ）が加えられ
る。

ここで、同図（Ｃ）に示す水平出力トランジスタ４のベ
ース電流Ibは、MM1,I_bn引出し回路12を接続しない通常
の水平偏向回路においては、同図（Ｃ）に破線で示した
ように、時刻T2で流れ出す。しかし、矩形波Vnをベース
抵抗13を介して供給した場合、矩形波Vnがボトミングし
ている間は、ベース電流Ibは流れ出すことができず、実
線で示すように時刻T3の時点になってから流れ出す。

同時に、時刻T3で、同図（Ｈ）に示すように、水平出力
トランジスタ４のコレクタ電流Icも流れ出す。一方、逆
ベース電流I_bnの流れが終了した時刻T4で、水平出力ト
ランジスタ４のコレクタ電流Icはゼロになって遮断状態
に入り、同図（Ｇ）に示すように、正弦半波状のコレク
タパルス（水平帰線パルス）Vcが発生する。このパルス
Vcは、主として帰線共振コンデンサ７と水平偏向コイル
８との共振周期で定まるパルス幅（帰線時間）trの後、
再びゼロとなる。このゼロとなった時刻T5から、同図
（Ｈ）に破線で示すように、ダンパーダイオードの電流
Idが流れ出し、時刻T3で前述のコレクタ電流Icに滑らか
につながっていく。

そして、ダンパーダイオードの電流Idとコレクタ電流Ic
とで走査期間t_sの間、直線的に増加する電流が形成され
ると、偏向コイル８には、帰線共振コンデンサ７の電流
と共にノコギリ波電流Iyが流れ、水平偏向動作を行う。

（発明が解決しようとする課題）ところで、同図（Ｈ）に示すコレクタ電流Icがゼロレベ
ルを通過する時刻を時刻T6とすると、コレクタ電流Icの
導通開始時点T3は、水平帰線期間の終点時刻T5と前記時
刻T6との間に必ず入っていなければならない。もし、こ
の導通開始時刻T3が終点時刻T5より前になると、まだコ
レクタ電圧Vcがゼロにならないうちに、水平出力トラン
ジスタ４のコレクタ電流が流れてしまうことになり、こ
こで大きな電流損失を生じて、トランジスタを破損に導
いてしまう。逆に、導通開始時刻T3が時刻T6より後にな
った場合でも、今度はコレクタ電流が一時途絶えてしま
うので、小パルスが生じ、やはり大きな電流損失が生じ
てしまい、トランジスタを破損に導いてしまう。

こうしたことにより、導通開始時刻T3の理想位置は、安
全性を最優先させた場合、水平走査期間t_sの前から1/4
の所である。しかし、前述したように、水平偏向周波数
が高くなると、t_s/4の値そのものが小さくなってしま
い、時刻T3の位置を理想位置に合わせることが困難にな
ってくる。例えば、水平偏向周波数が100KHzになると、
t_s/4の値が僅か2μ_sになってしまう。このような短い値
では、回路の諸条件のバラツキによって、容易に時刻T3
の理想的条件がずれてしまう。特に、前述の水平励振回
路２内の励振トランジスタの蓄積時間t_s1、水平出力ト
ランジスタ４の蓄積時間t_s2等は、温度によって大きく
変化し、時刻T3の位置を動かしてしまう。

時刻T3の位置の変動は、水平偏向回路全体の信頼性に重
大な影響を及ぼすので、この変動は、高精細度ディスプ
レイの設計の際の大きな問題となっていた。

時刻T3の位置の変動を抑えるためには、水平偏向周波数
が高くなればなるほど、MM1の出力パルス幅t_dnの値を厳
密に定めなくてはならない。また、多種の水平偏向周波
数に対応するような機器の場合は、当然水平偏向周波数
が変わるたびにパルス幅t_dnの値も変えることになる。
このため、制御直流電圧Ecによって、パルス幅t_dnの値
を調節することになる。

この場合、第９図において時刻T3の位置は、パルス幅t
_dnの値を調節することによって自在に調整できるが、時
刻T2の位置は固定のままである。時刻T2の位置が、第９
図のように時刻T3の位置よりも前方であれば問題ない
が、時刻T2の位置が、時刻T3の位置よりも後方になる
と、コレクタ電流Icの導通開始位置は時刻T3でなく、時
刻T2になってしまう。従って、もし、時刻T2の位置が、
時刻T6の位置よりも後方になると、前述したように損失
の原因になり、水平出力トランジスタ４を破損させてし
まう。そして、この破損は、MM1の出力波形V_dnのパルス
幅t_dnを幾ら調整しても解決できない。

（課題を解決するための手段）そこで、上記課題を解決するために本発明は、（１）水平発振回路と、水平励振回路と、前記水平励振回路の出力により励振トランスを介して励
振される水平出力トランジスタと、前記水平発振回路の出力波形によってトリガされ、か
つ、出力パルス幅が電気的に制御可能な第１の単安定マ
ルチバイブレータ回路と、前記水平出力トランジスタのベースと補助電源との間に
接続された蓄積キャリア引出し回路とを備え、前記第１の単安定マルチバイブレータ回路の出力パルス
によって、前記蓄積キャリア引出し回路を動作させ、前
記水平出力トランジスタが遮断する際のベース層の蓄積
キャリアを引出すように構成した水平偏向回路におい
て、前記水平発振回路と前記水平励振回路との間に、前記水
平発振回路の出力波形によってトリガされ、出力パルス
幅が電気的に制御可能であり、かつ、出力により前記水
平励振回路を動作させる第２の単安定マルチバイブレー
タ回路を設け、前記第１及び第２の単安定マルチバイブレータ回路の出
力パルス幅を、共通の電気信号により制御するようにし
たことを特徴とする水平偏向回路、及び、（２）前記蓄積キャリア引出し回路の出力と、水平走査
期間の略前半分のパルス幅を有する矩形波パルスとの倫
理積である倫理積パルスを出力する倫理積回路と、前記倫理積パルスを平均化して第１の直流電圧を得る平
均化回路と、前記第１の直流電圧と所定電圧とを比較して第２のの直
流電圧を得る比較器とを設け、前記第２の直流電圧を用いて、前記第１及び第２の単安
定マルチバイブレータ回路の出力パルス幅を制御し、前
記水平出力トランジスタの導通開始時点が、水平走査期
間の前側略1/4の所に位置するようにしたことを特徴と
する水平偏向回路、及び、（３）前記所定電圧は、水平帰線パルスを整形して得た
水平走査期間のパルス幅を有する矩形波に基づいて生成
した、水平走査期間の1/4の時間幅に比例する直流電圧
としたことを特徴とする水平偏向回路を提供するもので
ある。

（実施例）第１図は、本発明の第１実施例の回路構成図である。な
お、従来例と同一の部分には同一の符号を付し、その部
分の具体的説明は省略する。

第１実施例が、第８図に示す従来例と異なる点は、第２
の単安定マルチバイブレータMM2（以下、単にMM2と記す
こともある）を水平発振回路１と水平励振回路２との間
に設けた点である。そして、MM2は、第１の単安定マル
チバイブレータMM1と共に、共通の制御端子ｃから供給
される制御直流電圧Ecにより、出力矩形はのパルス幅が
制御される。

第２図は、第１実施例の動作説明図である。同図（Ｂ）
に示すように、水平発振回路１からの発振パルスV_oscの
立上り部でトリガされたMM2によって得られたパルスV
_osc1が、次の水平励振回路２に供給される。すると、水
平励振回路２の出力パルスVdが立ち上がる時刻T2は、MM
2の出力パルスV_osc1のパルス幅t_osc1で決定される。

従って、第１図に示すように、２つの単安定マルチバイ
ブレータMM1,MM2を共通に制御すると、MM1の出力パルス
のパルス幅を狭めて水平出力トランジスタ４のコレクタ
電流Icの導通開始時刻T3の時間位置を前方に移動する様
な場合でも、時刻T2の位置が、時刻T3の位置と同様に前
方に移動する。よって、常に、時刻T3よりも時刻T2の位
置を前方に位置させることが容易であり、水平出力トラ
ンジスタ４を破損させることがない。

第１実施例で使用したMM1,MM2等の、出力パルス幅可変
の単安定マルチバイブレータの具体的回路図を第３図に
示す。ここで、16は単安定マルチバイブレータIC素子で
あり、例えば、汎用の4528系、4538系等の既製のICが使
用される。17はパルス幅決定用コンデンサ、20はpnpト
ランジスタ、21はそのエミッタ抵抗であり、その一端
は、直流電源＋Ｅに接続される。そして、破線で囲った
部分22は、定電流回路を構成し、定電流量Ｉは、制御直
流電圧Ecによって制御される。この回路では、パルス決
定用コンデンサ17の端子電圧Vtは、トリガ後直線的に増
加し、ICで定められている閾値に達すると反転する。端
子電圧Vtの増加の傾斜は、定電流Ｉで決まるから、結
局、制御直流電圧Ecによって出力パルス幅が制御される
ことになる。

第４図は、Ibn引出し回路12の回路図である。ここで、2
3は入力コンデンサ、24はクランプダイオード、25,26は
抵抗、27はnpnトランジスタ、28はpnpトランジスタ、29
はｎチャンネルMOSFETである。

MM1の出力パルスV_dnをコンデンサ23を介してクランプダ
イオード24に供給すると、パルス上部がほぼ０にクラン
プされたパルスV_dn1が得られる。このパルスV_dn1は抵抗
25,26で分圧された後、トランジスタ27,28のSEPP回路を
介してほぼ同じ波形としてFET29のゲートに供給され
る。

この時、FET29のソースは、負電源−Ｅに接続されてい
るから、パルスV_dnのハイの部分（ほぼゼロボルト）でF
ET29は導通し、そのドレインには、反転したパルスVnが
生じる。この導通期間に、水平出力トランジスタ４の逆
ベース電流I_bnが主として流れることは、前述した通り
である。

上述したように、MM1,MM2の出力パルス幅の調整（時刻T
3の位置の調整）は、制御直流電圧Ecによって行える。
第５図に示す本発明の第２実施例は、制御直流電圧を自
動的に調整できるようにし、時刻T3の位置を自動的に最
良点に設定することのできるものである。

第５図において、第１図と同一の符号を付した部分の動
作は、第１図の第１実施例と同一であるので、ここでは
その説明は省略する。

水平出力トランス10には、新たに巻線10cが付加されて
いる。ここから、小パルスV_c3（水平帰線パルス）を得
る。また、30は、パルスV_c3を整形反転して水平走査期
間t_sのパルス幅を持つ矩形波Vsを出力する整形回路であ
る。MM3は、矩形波Vsの立上がり部分でトリガされ、ほ
ぼts/2のパルス幅の矩形波V_hfを出力する第３の単安定
マルチバイブレータMM3である。

Ibn引出し回路12の出力矩形波Vnを反転器22を介してV_n1
とした後、このV_n1と矩形波V_hfとをAND回路33に供給す
る。AND回路33で得られる、V_n1とV_hfとの倫理積である
矩形波（論理積パルス）Vaが、抵抗34とコンデンサ35と
で平滑され、その平均値電圧（第１の直流電圧）Eaが、
次のオペアンプ36で基準電圧Esと比較される。そして、
オペアンプ36の出力（第２の直流電圧）Eoは、MM1,MM2
の出力パルス幅を制御する。

この動作を第６図と共に説明する。同図（Ａ）は、水平
出力トランジスタ４のベース電流Ibを示し、先に説明し
た通り、Ibn引出し回路12の出力矩形波Vnは、同図
（Ｂ）のようになる。出力矩形波Vnの立上がり点が、電
流Ibの立上がり点T3と一致する。さらに、出力矩形波Vn
を反転器32で反転して同図（Ｃ）に示す矩形波V_n1を得
る。

一方、同図（Ｄ）はコレクタパルスVcに比例したパルス
V_c3（水平帰線パルス）であり、このパルスV_c3を整形回
路30でスライス及び反転して、同図（Ｅ）に示すよう
な、ほぼ水平走査期間t_sの間ハイレベルである（パルス
幅が水平走査期間t_sである）矩形波Vsを得る。この矩形
波Vsは、その立上がり部分でMM3をトリガし、MM3は、同
図（Ｆ）に示すような、期間tsの約半分の時間ハイレベ
ルになっている矩形波V_hfを出力する。

従って、AND回路33で、V_n1とV_hfとの倫理積を作れば、
同図（Ｇ）に示すように水平帰線時間trの終り、即ち時
刻T5、水平出力トランジスタ４のベース電流Ib（コレク
タ電流Ic）の導通開始時点T3までの間のハイレベル幅ta
を持つ矩形波Vaが得られる。この矩形波Vaを抵抗34とコ
ンデンサ35によるローパスフィルタを通して直流電圧
（平均値電圧）Eaとする。直流電圧Eaは、ハイレベル幅
taの長さに比例する。

この電圧Eaが、オペアンプ36で基準電圧Esと比較され
る。そして、オペアンプ36の出力Eoにより、MM1,MM2の
両出力パルス幅を制御する。

よって、電圧Ea,Eoが変化すれば、まずMM1の出力パルス
幅が変化し、時刻T3の位置が変化する。従って、もし電
圧Eaの値が基準電圧Esの値を越えようとしたとき、制御
直流電圧EoのMM1に対する制御が、時刻T3の位置を前に
移動させるように動けば、回路全体が負帰還ループを形
成したことになる。よって、必ず電圧Eaが電圧Esに一致
するような値で、時刻T3の位置が決定される。

このことから、基準電圧Esの値を、時刻T3の位置、即ち
矩形波Vaのハイレベル幅taの長さが、ちょうど水平走査
期間t_sの1/4になるように設定しておけば、安定に負帰
還ループ状態を保つことができる。もつろん、制御直流
電圧EoによりMM1の出力パルス幅を動かすと同時に、MM2
の出力パルス幅をも同じ方向に動かすので、第９図に示
した時刻T2もやはり時刻T3の動きと同じ方向に動くこと
になる。従って、従来例のように、時刻T2が時刻T3より
も後方になってしまうといった不都合は避けられ、水平
出力トランジスタ４が破損する虞がなく、水平出力トラ
ンジスタ４の信頼性が向上する。

以上説明した第２実施例では、MM1,MM2に供給する制御
直流電圧の調整を自動化した。しかし、第２実施例を、
種々の値の水平偏向周波数に対応させるためには、基準
電圧Esの値を、水平偏向周波数の値が切換わるたびに、
調整し直さなければならない。

そこで、次に示す第３実施例は（第７図参照）、水平偏
向周波数の値が切換わった場合でも、それぞれの水平偏
向周波数に対応して、時刻T3の位置が自動的に水平走査
期間t_sの前側1/4の位置となるように、基準電圧Esの値
を自動的に設定できるものである。なお、第３実施例
は、矩形波V_n1,V_c3を得るまでの回路は第２実施例と同
一であるので、第７図では、その部分の図示を省略す
る。

第７図において、第５図と同一の符号を付した部分は、
ほぼ第５図と同一の動作をする。若干異なる点は、MM3
の出力矩形波V_hfの値が固定ではなく、新たに設けたオ
ペアンプ44によって制御されていることである。

ここで、水平走査期間t_sだけハイレベルになった矩形波
Vsは、MM2に加えられると同時に、抵抗37とコンデンサ3
8とによるローパスフィルタを通して電圧E_scとなり、抵
抗群39〜41の分圧回路で分圧される。このとき、抵抗41
の抵抗値をRoに設定すれば、抵抗40の抵抗値はRo、抵抗
39の抵抗値は2Roとなる。

MM3の出力矩形波V_hfは、抵抗42とコンデンサ43とにより
平滑されて電圧E_hfとなり、新たに設けたオペアンプ44
の反転端子に供給される。オペアンプ44の非反転端子に
は、コンデンサ38の電圧E_scの半分、即ち抵抗39,40の接
続点の電圧であるE_sc/2が供給される。そして、オペア
ンプ44の出力はMM3に制御電圧として供給され、出力矩
形波V_hfのパルス幅を制御する。また、抵抗40,41の接続
点でE_sc/4の電圧を得て、この電圧をオペアンプ36の反
転端子に第５図の電圧Esの代りに供給する。

このようにすると、MM3の出力矩形波V_hfのパルス幅が、
常に入力矩形波Vsのパルス幅（ハイレベル期間）tsの1/
2になるようコントロールされる。さらに、抵抗40,41の
接続点の電圧は、入力矩形波Vsのパルス幅tsの1/4に比
例した（もし、水平偏向周波数が一定していない場合
は、矩形波Vsのデューティサイクルの1/4に比例した）
電圧になるから、これをオペアンプ36で矩形波Vaの平均
値Eaと比較すると、矩形波Vaのパルス幅taが自動的に水
平走査期間t_sの1/4の理想状態となる。理想状態となる
ことは、先に第２図で説明したように、オペアンプ36で
コントロールされるMM1の出力Vnの立上がり時刻T3の位
置が前後に調整されるからである。

もちろん、MM1、整形回路30、MM3、AND回路33等の電源
は、全て共通、例えば＋Ｅでありる。従って、各矩形
波、V_n1、V_sc、Va、V_hfの電圧は、ゼロと＋Ｅとの間を
スイングするものとし、抵抗37の抵抗値は、4Roに比べ
て十分に小さいものとする。

このように、第３実施例は、矩形波Vaのパルス幅taの値
及び基準電圧の決定を自動化、即ち時刻T3の位置の決定
を完全に自動化したので、回路各部のバラツキの影響を
受けずに、時刻T3の位置を自動的に水平走査期間t_sの前
側1/4の理想的位置に保持できる。さらに、第３実施例
は、時刻T3の位置の決定を完全に自動化したことによ
り、水平偏向周波数が切換えられた場合でも、各水平偏
向周波数に対応して、時刻T3の位置を自動的に理想的位
置にセットできる。

もちろん、第３実施例は、時刻T3の位置の調整と同時
に、前述の時刻T2の位置が、必ず時刻T3の位置よりも前
方になるように自動的に調整できるので、水平出力トラ
ンジスタ４が破損する虞がなく、水平出力トランジスタ
４の信頼性が向上する。

よって、この第３実施例は、種々の異なった値の水平偏
向周波数に対応する高精細度ディスプレイ装置の水平偏
向回路に好適である。

（発明の効果）以上の通り、この発明になる水平偏向回路は、水平偏向
周波数が高い場合や、水平偏向周波数が種々の値をとる
ような場合であっても、水平出力トランジスタを、常に
安定した理想状態で動作させることができ、水平出力ト
ランジスタの信頼性を向上させることができる。

【図面の簡単な説明】

第１図は第１実施例の回路構成図、第２図はその動作説
明図、第３図は単安定マルチバイブレータの具体的回路
図、第４図はI_bn引出し回路の具体的回路図、第５図は
第２実施例の回路構成図、第６図はその動作説明図、第
７図は第３実施例の回路構成図、第８図は従来例の回路
構成図、第９図はその動作説明図である。１…水平発振回路、２…水平励振回路、３…水平励振ト
ランス、４…水平出力トランジスタ、５…第１のベース
抵抗、６…ダンパーダイオード、７…帰線共振コンデン
サ、８…水平偏向コイル、９…Ｓ時補正コンデンサ、10
…水平出力トランス、12…I_bn引出し回路、13…第２の
ベース抵抗、22…定電流回路、29…MOSFET、30…整形回
路、33…AND回路、36,44…オペアンプ、MM1…第１の単
安定マルチバイブレータ、MM2…第２の単安定マルチバ
イブレータ、MM3…第３の単安定マルチバイブレータ。

Claims

【特許請求の範囲】

【請求項１】水平発振回路と、水平励振回路と、前記水平励振回路の出力により励振トランスを介して励
振される水平出力トランジスタと、前記水平発振回路の出力波形によってトリガされ、か
つ、出力パルス幅が電気的に制御可能な第１の単安定マ
ルチバイブレータ回路と、前記水平出力トランジスタのベースと補助電源との間に
接続された蓄積キャリア引出し回路とを備え、前記第１の単安定マルチバイブレータ回路の出力パルス
によって、前記蓄積キャリア引出し回路を動作させ、前
記水平出力トランジスタが遮断する際のベース層の蓄積
キャリアを引出すように構成した水平偏向回路におい
て、前記水平発振回路と前記水平励振回路との間に、前記水
平発振回路の出力波形によってトリガされ、出力パルス
幅が電気的に制御可能であり、かつ、出力により前記水
平励振回路を動作させる第２の単安定マルチバイブレー
タ回路を設け、前記第１及び第２の単安定マルチバイブレータ回路の出
力パルス幅を、共通の電気信号により制御するようにし
たことを特徴とする水平偏向回路。
【請求項２】前記蓄積キャリア引出し回路の出力と、水
平走査期間の略前半分のパルス幅を有する矩形波パルス
との倫理積である倫理積パルスを出力する倫理積回路
と、前記倫理積パルスを平均化して第１の直流電圧を得る平
均化回路と、前記第１の直流電圧と所定電圧とを比較して第２の直流
電圧を得る比較器とを設け、前記第２の直流電圧を用いて、前記第１及び第２の単安
定マルチバイブレータ回路の出力パルス幅を制御し、前
記水平出力トランジスタの導通開始時点が、水平走査期
間の前側略1/4の所に位置するようにしたことを特徴と
する請求項１記載の水平偏向回路。
【請求項３】前記所定電圧は、水平帰線パルスを整形し
て得た水平走査期間のパルス幅を有する矩形波に基づい
て生成した、水平走査期間の1/4の時間幅に比例する直
流電圧としたことを特徴とする請求項２記載の水平偏向
回路。