Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0793695B2 - Horizontal deflection circuit - Google Patents
[go: Go Back, main page]

JPH0793695B2 - Horizontal deflection circuit - Google Patents

Horizontal deflection circuit

Info

Publication number
JPH0793695B2
JPH0793695B2 JP22904790A JP22904790A JPH0793695B2 JP H0793695 B2 JPH0793695 B2 JP H0793695B2 JP 22904790 A JP22904790 A JP 22904790A JP 22904790 A JP22904790 A JP 22904790A JP H0793695 B2 JPH0793695 B2 JP H0793695B2
Authority
JP
Japan
Prior art keywords
horizontal
circuit
output
pulse
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22904790A
Other languages
Japanese (ja)
Other versions
JPH04111576A (en
Inventor
茂 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP22904790A priority Critical patent/JPH0793695B2/en
Publication of JPH04111576A publication Critical patent/JPH04111576A/en
Publication of JPH0793695B2 publication Critical patent/JPH0793695B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、受像管を利用したディスプレイ装置における
水平偏向回路に関するものである。そして、この発明
は、特に水平偏向周波数が高い場合、あるいは、水平偏
向周波数が種々の値をとるような場合に使用されて好適
な水平偏向回路を提供することを目的としている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a horizontal deflection circuit in a display device using a picture tube. An object of the present invention is to provide a horizontal deflection circuit suitable for use when the horizontal deflection frequency is high or when the horizontal deflection frequency takes various values.

(従来の技術) 第8図は、従来の水平偏向回路の一例を示す回路図であ
り、これは、本出願人による先の先願:特願平1-29061
号に基づくものである。
(Prior Art) FIG. 8 is a circuit diagram showing an example of a conventional horizontal deflection circuit. This is a prior application by the present applicant: Japanese Patent Application No. 1-29061.
It is based on the issue.

1は、図示されていない前段から供給される水平同期パ
ルスPに同期した発振波形VOSCを出力する水平発振回路
である。2は水平励振回路、3は水平励振トランス、4
は水平出力トランジスタ、5は第1のベース抵抗であ
る。6はダンパーダイオード、7は帰線共振コンデン
サ、8は水平偏向コイル、9はS時補正コンデンサ、10
は水平出力トランス(または、フライバックトランス)
である。
Reference numeral 1 denotes a horizontal oscillation circuit that outputs an oscillation waveform V OSC synchronized with a horizontal synchronization pulse P supplied from a preceding stage (not shown). 2 is a horizontal excitation circuit, 3 is a horizontal excitation transformer, 4
Is a horizontal output transistor, and 5 is a first base resistor. 6 is a damper diode, 7 is a return resonance capacitor, 8 is a horizontal deflection coil, 9 is an S-time correction capacitor, 10
Is a horizontal output transformer (or flyback transformer)
Is.

1〜10までの構成要素で構成される水平偏向回路は(1
〜10以外の構成要素は除く)、通常のテレビジョン受像
機等によく見られるものであり、よく知られた原理によ
り、水平出力トランジスタ4のコレクタには、正弦半波
の水平帰線パルスVcが生じ、水平偏向コイル8には、入
来同期信号に同期した水平偏向周期のノコギリ波電流Iy
が流れる。そして、この水平偏向コイル8は、ここには
図示されていない受像管の頸部に装着されているから、
受像管の電子ビームを左右に偏向する結果となる。
The horizontal deflection circuit composed of the components 1 to 10 is (1
(Except for components other than ~ 10), which are often found in ordinary television receivers and the like, and the collector of the horizontal output transistor 4 has a sine half-wave horizontal retrace pulse V due to a well-known principle. c occurs, and the sawtooth wave current I y having a horizontal deflection cycle synchronized with the incoming synchronization signal is generated in the horizontal deflection coil 8.
Flows. Since the horizontal deflection coil 8 is attached to the neck of a picture tube not shown here,
As a result, the electron beam of the picture tube is deflected left and right.

同図に示す回路が水平偏向専用の回路である場合、10は
水平出力トランスとして働き、1次巻線10aの一端に接
続された直流電源+EB(直流電圧+EB)から、回路に電
力を供給する。同図に示す回路が水平高圧発生回路を兼
ねる場合、10はフライバックトランスとして働き、水平
帰線パルスVcを昇圧したパルスVhvを2次巻線10b側に
得、このパルスVhvを整流して直流高圧にした後、受像
管の陽極に印加して受像管を動作させる。
If the circuit shown in the figure is a circuit for horizontal deflection only, 10 acts as a horizontal output transformer, and power is supplied to the circuit from the DC power supply + E B (DC voltage + E B ) connected to one end of the primary winding 10 a. To supply. When the circuit shown in the figure serving as a horizontal high-voltage generating circuit, 10 acts as a flyback transformer, to obtain a pulse V hv obtained by boosting the horizontal retrace pulse V c in the secondary winding 10 b side, the pulse V hv After the rectification to make DC high voltage, it is applied to the anode of the picture tube to operate the picture tube.

通常のテレビジョン受像機のように、水平偏向周波数
が、15.73KHz付近の低い周波数であれば、1〜10までの
構成要素で構成されたこの水平偏向回路で十分である。
If the horizontal deflection frequency is a low frequency around 15.73 KHz, like a normal television receiver, this horizontal deflection circuit composed of the components 1 to 10 is sufficient.

しかし、近年、CAD等で使用されるディスプレイ機器で
は、画像の高精細度化の要求に従って、水平偏向周波数
が84KHz,97KHz,128KHz等と上昇する傾向にある。このよ
うに、水平偏向周波数が高くなった場合、1〜10までの
構成要素で構成された水平偏向回路では、水平出力トラ
ンジスタ4の遮断時のスピードが遅いため、大きな損失
が発生してしまう。
However, in recent years, in display devices used in CAD and the like, the horizontal deflection frequency tends to increase to 84 KHz, 97 KHz, 128 KHz, etc. in accordance with the demand for higher definition of images. In this way, when the horizontal deflection frequency becomes high, in the horizontal deflection circuit composed of the components 1 to 10, the speed at which the horizontal output transistor 4 is cut off is slow, and a large loss occurs.

そこで、水平出力トランジスタ4の遮断時のスピードを
上げるための対策が必要となった。単安定マルチバイブ
レータMM1(以下、単にMM1と記すこともある)、Ibn
出し回路12、第2のベース抵抗13が、遮断時のスピード
を上げるための回路である。
Therefore, it is necessary to take measures to increase the speed at which the horizontal output transistor 4 is cut off. The monostable multivibrator MM1 (hereinafter, also simply referred to as MM1), the Ibn extraction circuit 12, and the second base resistor 13 are circuits for increasing the speed at the time of interruption.

MM1は、水平発振回路1の出力Vosc(矩形波)の立上が
りでトリガされ、定められたパルス幅(ここでは正の期
間)の矩形波Vdnを出力する。このMM1は、矩形波Vdn
パルス幅を、制御直流電圧Ecによって調整できる。Ibn
引出し回路12は、矩形波Vdnが供給されて、その矩形波V
dnのパルス期間(Vdnのハイレベル期間)に、水平出力
トランジスタ4のベースから蓄積期間中の逆ベース電流
(蓄積キャリア)Ibnを、ベース抵抗13を介して引出
す。
MM1 is triggered at the rising edge of the output V osc of the horizontal oscillation circuit 1 (rectangular wave) (here the positive period) a pulse width set to output a square wave V dn of. In this MM1, the pulse width of the rectangular wave V dn can be adjusted by the control DC voltage E c . I bn
The extraction circuit 12 is supplied with a rectangular wave V dn , and the rectangular wave V dn is supplied.
the dn pulse period (high level period of the V dn), the reverse base current (storage carrier) I bn during storage period from the base of the horizontal output transistor 4, draw through a base resistor 13.

第9図は、この水平偏向回路の回路動作説明図である。
同図(A)に示す水平発振回路1の出力Voscは、時刻T1
から一定時間toscだけ続くパルス幅を有する矩形波であ
る。同図(B)に示す水平励振回路2の出力Vdは、時刻
T1でボトミングする。ほぼ矩形波状に信号である。この
Vdの立上がり時刻T2は、先の時刻T1から、Voscのパルス
幅toscと水平励振回路2内の励振トランジスタの蓄積時
間ts1とだけ経過した時刻である。
FIG. 9 is an explanatory diagram of the circuit operation of this horizontal deflection circuit.
The output Vosc of the horizontal oscillation circuit 1 shown in FIG.
Is a rectangular wave with a pulse width that lasts for a certain time t osc . The output Vd of the horizontal excitation circuit 2 shown in FIG.
Bottoming at T1. The signal has a substantially rectangular wave shape. this
Rise time T2 of Vd is the time from the previous time T1, it has elapsed and the accumulation time t s1 of the excitation transistor pulse width tosc and horizontal exciting circuit 2 of V osc.

同図(C)に示す水平出力トランジスタ4のベース電流
Ibは、時刻T1まで正の方向に流れており、時刻T1で流れ
る方向が逆転して負の方向となり、時刻T1から水平出力
トランジスタ4の蓄積時間ts2経過後に電流値はゼロと
なる。
Base current of the horizontal output transistor 4 shown in FIG.
Ib flows in the positive direction until time T1, and the flowing direction reverses to the negative direction at time T1, and the current value becomes zero after the accumulation time t s2 of the horizontal output transistor 4 has elapsed from time T1.

同図(D)は、MM1の出力Vdnを示し、その出力Vdnは、
時間tdnのパルス幅を有する。出力Vdnは、Ibn引出し回
路12に供給されて、Ibn引出し回路12は、同図(E)に
示すように、出力Vdnを反転したものにほぼ相当する矩
形波Vnを出力する。ここで、Vnのボトミング期間が、V
dnのパルス幅よりも若干長く描いてあるのは、Ibn引出
し回路12内の素子による遅れを表したものである。(理
想的にはこの遅れはないほうが望ましい。) Vnのボトミング期間に、同図(F)に示すように、ベー
ス抵抗13を介して逆ベース電流Ibnが流れる。そして、
この電流Ibnの流れを付勢するため、Ibn引出し回路12の
補助電源として、負の電源(電源電圧−E)が加えられ
る。
FIG. 5D shows the output V dn of the MM1, and the output V dn is
Has a pulse width of time t dn . The output V dn is supplied to the I bn drawer circuit 12, I bn drawer circuit 12, as shown by (E), and outputs a rectangular wave Vn which corresponds approximately to an inverted output V dn. Here, the bottoming period of Vn is V
What is drawn slightly longer than the pulse width of dn shows the delay due to the elements in the I bn extraction circuit 12. (Ideally, it is desirable that this delay does not exist.) During the bottoming period of Vn, the reverse base current I bn flows through the base resistor 13 as shown in FIG. And
In order to energize the flow of the current I bn , a negative power supply (power supply voltage −E) is added as an auxiliary power supply for the I bn drawing circuit 12.

ここで、同図(C)に示す水平出力トランジスタ4のベ
ース電流Ibは、MM1,Ibn引出し回路12を接続しない通常
の水平偏向回路においては、同図(C)に破線で示した
ように、時刻T2で流れ出す。しかし、矩形波Vnをベース
抵抗13を介して供給した場合、矩形波Vnがボトミングし
ている間は、ベース電流Ibは流れ出すことができず、実
線で示すように時刻T3の時点になってから流れ出す。
Here, the base current Ib of the horizontal output transistor 4 shown in FIG. 7C is as shown by the broken line in FIG. 7C in a normal horizontal deflection circuit in which the MM1 and Ibn extraction circuits 12 are not connected. , At time T2. However, when the rectangular wave Vn is supplied through the base resistor 13, the base current Ib cannot flow out while the rectangular wave Vn is bottoming, and after the time T3 as shown by the solid line. Flow out.

同時に、時刻T3で、同図(H)に示すように、水平出力
トランジスタ4のコレクタ電流Icも流れ出す。一方、逆
ベース電流Ibnの流れが終了した時刻T4で、水平出力ト
ランジスタ4のコレクタ電流Icはゼロになって遮断状態
に入り、同図(G)に示すように、正弦半波状のコレク
タパルス(水平帰線パルス)Vcが発生する。このパルス
Vcは、主として帰線共振コンデンサ7と水平偏向コイル
8との共振周期で定まるパルス幅(帰線時間)trの後、
再びゼロとなる。このゼロとなった時刻T5から、同図
(H)に破線で示すように、ダンパーダイオードの電流
Idが流れ出し、時刻T3で前述のコレクタ電流Icに滑らか
につながっていく。
At the same time, at time T3, the collector current Ic of the horizontal output transistor 4 also starts to flow, as shown in FIG. On the other hand, at time T4 when the flow of the reverse base current I bn ends, the collector current Ic of the horizontal output transistor 4 becomes zero and enters the cutoff state, and as shown in FIG. (Horizontal blanking pulse) Vc is generated. This pulse
Vc is mainly after the pulse width (retrace time) tr determined by the resonance cycle of the retrace resonance capacitor 7 and the horizontal deflection coil 8.
It becomes zero again. From this time T5 when it becomes zero, as shown by the broken line in FIG.
Id starts flowing out, and at time T3, it smoothly connects to the collector current Ic described above.

そして、ダンパーダイオードの電流Idとコレクタ電流Ic
とで走査期間tsの間、直線的に増加する電流が形成され
ると、偏向コイル8には、帰線共振コンデンサ7の電流
と共にノコギリ波電流Iyが流れ、水平偏向動作を行う。
Then, the current Id of the damper diode and the collector current Ic
When a current that linearly increases during the scanning period t s is formed by and, the sawtooth wave current Iy flows in the deflection coil 8 together with the current of the retrace resonance capacitor 7, and the horizontal deflection operation is performed.

(発明が解決しようとする課題) ところで、同図(H)に示すコレクタ電流Icがゼロレベ
ルを通過する時刻を時刻T6とすると、コレクタ電流Icの
導通開始時点T3は、水平帰線期間の終点時刻T5と前記時
刻T6との間に必ず入っていなければならない。もし、こ
の導通開始時刻T3が終点時刻T5より前になると、まだコ
レクタ電圧Vcがゼロにならないうちに、水平出力トラン
ジスタ4のコレクタ電流が流れてしまうことになり、こ
こで大きな電流損失を生じて、トランジスタを破損に導
いてしまう。逆に、導通開始時刻T3が時刻T6より後にな
った場合でも、今度はコレクタ電流が一時途絶えてしま
うので、小パルスが生じ、やはり大きな電流損失が生じ
てしまい、トランジスタを破損に導いてしまう。
(Problems to be Solved by the Invention) By the way, assuming that the time when the collector current Ic shown in FIG. 6H passes through the zero level is time T6, the conduction start time T3 of the collector current Ic is the end point of the horizontal blanking period. It must be entered between time T5 and time T6. If this conduction start time T3 comes before the end time T5, the collector current of the horizontal output transistor 4 will flow before the collector voltage Vc has reached zero, causing a large current loss. , Will damage the transistor. On the contrary, even when the conduction start time T3 comes after the time T6, the collector current is temporarily interrupted this time, so that a small pulse occurs and a large current loss also occurs, leading to damage to the transistor.

こうしたことにより、導通開始時刻T3の理想位置は、安
全性を最優先させた場合、水平走査期間tsの前から1/4
の所である。しかし、前述したように、水平偏向周波数
が高くなると、ts/4の値そのものが小さくなってしま
い、時刻T3の位置を理想位置に合わせることが困難にな
ってくる。例えば、水平偏向周波数が100KHzになると、
ts/4の値が僅か2μsになってしまう。このような短い値
では、回路の諸条件のバラツキによって、容易に時刻T3
の理想的条件がずれてしまう。特に、前述の水平励振回
路2内の励振トランジスタの蓄積時間ts1、水平出力ト
ランジスタ4の蓄積時間ts2等は、温度によって大きく
変化し、時刻T3の位置を動かしてしまう。
As a result, the ideal position at the conduction start time T3 is 1 / 4th before the horizontal scanning period t s when safety is given the highest priority.
It is the place. However, as described above, when the horizontal deflection frequency becomes high, the value of t s / 4 itself becomes small, and it becomes difficult to match the position at time T3 with the ideal position. For example, if the horizontal deflection frequency is 100 KHz,
The value of t s / 4 becomes only 2 μ s . With such a short value, time T3 can be easily changed due to variations in the circuit conditions.
The ideal condition of is shifted. In particular, the storage time t s1 of the drive transistor in the horizontal drive circuit 2 and the storage time t s2 of the horizontal output transistor 4 described above change greatly depending on the temperature, and move the position at time T3.

時刻T3の位置の変動は、水平偏向回路全体の信頼性に重
大な影響を及ぼすので、この変動は、高精細度ディスプ
レイの設計の際の大きな問題となっていた。
Since the fluctuation of the position at time T3 seriously affects the reliability of the entire horizontal deflection circuit, this fluctuation has been a big problem in designing a high-definition display.

時刻T3の位置の変動を抑えるためには、水平偏向周波数
が高くなればなるほど、MM1の出力パルス幅tdnの値を厳
密に定めなくてはならない。また、多種の水平偏向周波
数に対応するような機器の場合は、当然水平偏向周波数
が変わるたびにパルス幅tdnの値も変えることになる。
このため、制御直流電圧Ecによって、パルス幅tdnの値
を調節することになる。
In order to suppress the fluctuation of the position at the time T3, the value of the output pulse width t dn of the MM1 has to be strictly determined as the horizontal deflection frequency becomes higher. Further, in the case of a device that supports various horizontal deflection frequencies, the value of the pulse width t dn naturally changes every time the horizontal deflection frequency changes.
Therefore, the value of the pulse width t dn is adjusted by the control DC voltage Ec.

この場合、第9図において時刻T3の位置は、パルス幅t
dnの値を調節することによって自在に調整できるが、時
刻T2の位置は固定のままである。時刻T2の位置が、第9
図のように時刻T3の位置よりも前方であれば問題ない
が、時刻T2の位置が、時刻T3の位置よりも後方になる
と、コレクタ電流Icの導通開始位置は時刻T3でなく、時
刻T2になってしまう。従って、もし、時刻T2の位置が、
時刻T6の位置よりも後方になると、前述したように損失
の原因になり、水平出力トランジスタ4を破損させてし
まう。そして、この破損は、MM1の出力波形Vdnのパルス
幅tdnを幾ら調整しても解決できない。
In this case, the position at time T3 in FIG.
It can be adjusted freely by adjusting the value of dn , but the position at time T2 remains fixed. The position at time T2 is the 9th
As shown in the figure, there is no problem if it is ahead of the position of time T3, but when the position of time T2 is behind the position of time T3, the conduction start position of the collector current Ic is not at time T3 but at time T2. turn into. Therefore, if the position at time T2 is
If it comes behind the position at time T6, it causes a loss as described above and damages the horizontal output transistor 4. And this damage cannot be solved no matter how much the pulse width t dn of the output waveform V dn of MM1 is adjusted.

(課題を解決するための手段) そこで、上記課題を解決するために本発明は、 (1)水平発振回路と、 水平励振回路と、 前記水平励振回路の出力により励振トランスを介して励
振される水平出力トランジスタと、 前記水平発振回路の出力波形によってトリガされ、か
つ、出力パルス幅が電気的に制御可能な第1の単安定マ
ルチバイブレータ回路と、 前記水平出力トランジスタのベースと補助電源との間に
接続された蓄積キャリア引出し回路とを備え、 前記第1の単安定マルチバイブレータ回路の出力パルス
によって、前記蓄積キャリア引出し回路を動作させ、前
記水平出力トランジスタが遮断する際のベース層の蓄積
キャリアを引出すように構成した水平偏向回路におい
て、 前記水平発振回路と前記水平励振回路との間に、前記水
平発振回路の出力波形によってトリガされ、出力パルス
幅が電気的に制御可能であり、かつ、出力により前記水
平励振回路を動作させる第2の単安定マルチバイブレー
タ回路を設け、 前記第1及び第2の単安定マルチバイブレータ回路の出
力パルス幅を、共通の電気信号により制御するようにし
たことを特徴とする水平偏向回路、及び、 (2)前記蓄積キャリア引出し回路の出力と、水平走査
期間の略前半分のパルス幅を有する矩形波パルスとの倫
理積である倫理積パルスを出力する倫理積回路と、 前記倫理積パルスを平均化して第1の直流電圧を得る平
均化回路と、 前記第1の直流電圧と所定電圧とを比較して第2のの直
流電圧を得る比較器とを設け、 前記第2の直流電圧を用いて、前記第1及び第2の単安
定マルチバイブレータ回路の出力パルス幅を制御し、前
記水平出力トランジスタの導通開始時点が、水平走査期
間の前側略1/4の所に位置するようにしたことを特徴と
する水平偏向回路、及び、 (3)前記所定電圧は、水平帰線パルスを整形して得た
水平走査期間のパルス幅を有する矩形波に基づいて生成
した、水平走査期間の1/4の時間幅に比例する直流電圧
としたことを特徴とする水平偏向回路を提供するもので
ある。
(Means for Solving the Problems) Therefore, in order to solve the above problems, the present invention provides (1) a horizontal oscillation circuit, a horizontal excitation circuit, and an output of the horizontal excitation circuit for excitation via an excitation transformer. Between a horizontal output transistor, a first monostable multivibrator circuit that is triggered by an output waveform of the horizontal oscillation circuit, and whose output pulse width is electrically controllable; and a base of the horizontal output transistor and an auxiliary power supply. And a storage carrier extraction circuit connected to the first monostable multivibrator circuit, the storage carrier extraction circuit is operated by the output pulse of the first monostable multivibrator circuit, and the storage carrier of the base layer when the horizontal output transistor is cut off is removed. In the horizontal deflection circuit configured to draw out, the horizontal oscillation circuit is provided between the horizontal oscillation circuit and the horizontal excitation circuit. A second monostable multivibrator circuit is provided, which is triggered by the output waveform of the circuit, the output pulse width of which is electrically controllable, and which operates the horizontal excitation circuit by the output, and the first and second monostable multivibrator circuits are provided. A horizontal deflection circuit characterized in that the output pulse width of the stable multivibrator circuit is controlled by a common electric signal, and (2) the output of the storage carrier extraction circuit and substantially the first half of the horizontal scanning period. An ethical product circuit that outputs an ethical product pulse that is an ethical product pulse with a rectangular wave pulse having a pulse width of A comparator for obtaining a second DC voltage by comparing the voltage with a predetermined voltage, and using the second DC voltage, the outputs of the first and second monostable multivibrator circuits The horizontal deflection circuit is characterized in that the pulse width is controlled so that the conduction start time of the horizontal output transistor is located at about 1/4 of the front side of the horizontal scanning period, and (3) the predetermined voltage Is a DC voltage that is generated based on a rectangular wave having a pulse width of a horizontal scanning period obtained by shaping a horizontal retrace pulse, and is a DC voltage proportional to a time width of 1/4 of the horizontal scanning period. A horizontal deflection circuit is provided.

(実施例) 第1図は、本発明の第1実施例の回路構成図である。な
お、従来例と同一の部分には同一の符号を付し、その部
分の具体的説明は省略する。
(Embodiment) FIG. 1 is a circuit configuration diagram of a first embodiment of the present invention. The same parts as those in the conventional example are designated by the same reference numerals, and a detailed description of those parts will be omitted.

第1実施例が、第8図に示す従来例と異なる点は、第2
の単安定マルチバイブレータMM2(以下、単にMM2と記す
こともある)を水平発振回路1と水平励振回路2との間
に設けた点である。そして、MM2は、第1の単安定マル
チバイブレータMM1と共に、共通の制御端子cから供給
される制御直流電圧Ecにより、出力矩形はのパルス幅が
制御される。
The first embodiment differs from the conventional example shown in FIG.
The monostable multivibrator MM2 (hereinafter sometimes simply referred to as MM2) is provided between the horizontal oscillation circuit 1 and the horizontal excitation circuit 2. The pulse width of the output rectangle of MM2 is controlled by the control DC voltage Ec supplied from the common control terminal c together with the first monostable multivibrator MM1.

第2図は、第1実施例の動作説明図である。同図(B)
に示すように、水平発振回路1からの発振パルスVosc
立上り部でトリガされたMM2によって得られたパルスV
osc1が、次の水平励振回路2に供給される。すると、水
平励振回路2の出力パルスVdが立ち上がる時刻T2は、MM
2の出力パルスVosc1のパルス幅tosc1で決定される。
FIG. 2 is an operation explanatory diagram of the first embodiment. Same figure (B)
As shown in, the pulse V obtained by the MM2 triggered at the rising edge of the oscillation pulse V osc from the horizontal oscillation circuit 1
osc1 is supplied to the next horizontal excitation circuit 2. Then, the time T2 when the output pulse Vd of the horizontal excitation circuit 2 rises is MM
It is determined by the pulse width t osc1 of the second output pulse V osc1 .

従って、第1図に示すように、2つの単安定マルチバイ
ブレータMM1,MM2を共通に制御すると、MM1の出力パルス
のパルス幅を狭めて水平出力トランジスタ4のコレクタ
電流Icの導通開始時刻T3の時間位置を前方に移動する様
な場合でも、時刻T2の位置が、時刻T3の位置と同様に前
方に移動する。よって、常に、時刻T3よりも時刻T2の位
置を前方に位置させることが容易であり、水平出力トラ
ンジスタ4を破損させることがない。
Therefore, as shown in FIG. 1, when the two monostable multivibrators MM1 and MM2 are controlled in common, the pulse width of the output pulse of MM1 is narrowed and the time of the conduction start time T3 of the collector current Ic of the horizontal output transistor 4 is reduced. Even when the position is moved forward, the position at time T2 moves forward like the position at time T3. Therefore, it is easy to always position the position at time T2 ahead of time T3, and the horizontal output transistor 4 is not damaged.

第1実施例で使用したMM1,MM2等の、出力パルス幅可変
の単安定マルチバイブレータの具体的回路図を第3図に
示す。ここで、16は単安定マルチバイブレータIC素子で
あり、例えば、汎用の4528系、4538系等の既製のICが使
用される。17はパルス幅決定用コンデンサ、20はpnpト
ランジスタ、21はそのエミッタ抵抗であり、その一端
は、直流電源+Eに接続される。そして、破線で囲った
部分22は、定電流回路を構成し、定電流量Iは、制御直
流電圧Ecによって制御される。この回路では、パルス決
定用コンデンサ17の端子電圧Vtは、トリガ後直線的に増
加し、ICで定められている閾値に達すると反転する。端
子電圧Vtの増加の傾斜は、定電流Iで決まるから、結
局、制御直流電圧Ecによって出力パルス幅が制御される
ことになる。
FIG. 3 shows a specific circuit diagram of the monostable multivibrator with variable output pulse width such as MM1 and MM2 used in the first embodiment. Here, 16 is a monostable multivibrator IC element, and for example, a ready-made IC such as a general-purpose 4528 series or 4538 series is used. Reference numeral 17 is a pulse width determining capacitor, 20 is a pnp transistor, 21 is its emitter resistance, and one end thereof is connected to the DC power supply + E. The portion 22 surrounded by the broken line constitutes a constant current circuit, and the constant current amount I is controlled by the control DC voltage Ec. In this circuit, the terminal voltage Vt of the pulse determining capacitor 17 increases linearly after the trigger, and is inverted when the threshold voltage defined by the IC is reached. Since the slope of the increase of the terminal voltage Vt is determined by the constant current I, the output pulse width is ultimately controlled by the control DC voltage Ec.

第4図は、Ibn引出し回路12の回路図である。ここで、2
3は入力コンデンサ、24はクランプダイオード、25,26は
抵抗、27はnpnトランジスタ、28はpnpトランジスタ、29
はnチャンネルMOSFETである。
FIG. 4 is a circuit diagram of the Ibn extraction circuit 12. Where 2
3 is an input capacitor, 24 is a clamp diode, 25 and 26 are resistors, 27 is an npn transistor, 28 is a pnp transistor, 29
Is an n-channel MOSFET.

MM1の出力パルスVdnをコンデンサ23を介してクランプダ
イオード24に供給すると、パルス上部がほぼ0にクラン
プされたパルスVdn1が得られる。このパルスVdn1は抵抗
25,26で分圧された後、トランジスタ27,28のSEPP回路を
介してほぼ同じ波形としてFET29のゲートに供給され
る。
When the output pulse V dn of the MM1 is supplied to the clamp diode 24 via the capacitor 23, the pulse V dn1 with the upper part of the pulse clamped to almost 0 is obtained. This pulse V dn1 is a resistance
After being divided by 25 and 26, it is supplied to the gate of the FET 29 through the SEPP circuits of the transistors 27 and 28 as substantially the same waveform.

この時、FET29のソースは、負電源−Eに接続されてい
るから、パルスVdnのハイの部分(ほぼゼロボルト)でF
ET29は導通し、そのドレインには、反転したパルスVnが
生じる。この導通期間に、水平出力トランジスタ4の逆
ベース電流Ibnが主として流れることは、前述した通り
である。
At this time, the source of the FET 29 is connected to the negative power supply -E, and therefore, at the high portion (nearly zero volt) of the pulse V dn ,
ET29 conducts and its drain produces an inverted pulse Vn. As described above, the reverse base current I bn of the horizontal output transistor 4 mainly flows during this conduction period.

上述したように、MM1,MM2の出力パルス幅の調整(時刻T
3の位置の調整)は、制御直流電圧Ecによって行える。
第5図に示す本発明の第2実施例は、制御直流電圧を自
動的に調整できるようにし、時刻T3の位置を自動的に最
良点に設定することのできるものである。
As described above, the adjustment of the output pulse width of MM1 and MM2 (time T
Adjustment of the position 3) can be performed by the control DC voltage Ec.
In the second embodiment of the present invention shown in FIG. 5, the control DC voltage can be automatically adjusted and the position at time T3 can be automatically set to the best point.

第5図において、第1図と同一の符号を付した部分の動
作は、第1図の第1実施例と同一であるので、ここでは
その説明は省略する。
In FIG. 5, the operation of the parts denoted by the same reference numerals as those in FIG. 1 is the same as that of the first embodiment of FIG. 1, and therefore the description thereof is omitted here.

水平出力トランス10には、新たに巻線10cが付加されて
いる。ここから、小パルスVc3(水平帰線パルス)を得
る。また、30は、パルスVc3を整形反転して水平走査期
間tsのパルス幅を持つ矩形波Vsを出力する整形回路であ
る。MM3は、矩形波Vsの立上がり部分でトリガされ、ほ
ぼts/2のパルス幅の矩形波Vhfを出力する第3の単安定
マルチバイブレータMM3である。
A winding 10c is newly added to the horizontal output transformer 10. From this, a small pulse V c3 (horizontal retrace pulse) is obtained. Reference numeral 30 is a shaping circuit that shapes and inverts the pulse V c3 and outputs a rectangular wave V s having a pulse width of the horizontal scanning period t s . MM3 is a third monostable multivibrator MM3 that is triggered at the rising edge of the rectangular wave Vs and outputs a rectangular wave Vhf with a pulse width of approximately ts / 2.

Ibn引出し回路12の出力矩形波Vnを反転器22を介してVn1
とした後、このVn1と矩形波VhfとをAND回路33に供給す
る。AND回路33で得られる、Vn1とVhfとの倫理積である
矩形波(論理積パルス)Vaが、抵抗34とコンデンサ35と
で平滑され、その平均値電圧(第1の直流電圧)Eaが、
次のオペアンプ36で基準電圧Esと比較される。そして、
オペアンプ36の出力(第2の直流電圧)Eoは、MM1,MM2
の出力パルス幅を制御する。
The output rectangular wave Vn of the Ibn extraction circuit 12 is passed through the inverter 22 to Vn1
After that, the V n1 and the rectangular wave V hf are supplied to the AND circuit 33. A rectangular wave (logical product pulse) Va, which is the ethical product of V n1 and V hf , obtained by the AND circuit 33 is smoothed by the resistor 34 and the capacitor 35, and its average value voltage (first DC voltage) Ea But,
It is compared with the reference voltage Es in the next operational amplifier 36. And
The output (second DC voltage) Eo of the operational amplifier 36 is MM1 and MM2.
Control the output pulse width of.

この動作を第6図と共に説明する。同図(A)は、水平
出力トランジスタ4のベース電流Ibを示し、先に説明し
た通り、Ibn引出し回路12の出力矩形波Vnは、同図
(B)のようになる。出力矩形波Vnの立上がり点が、電
流Ibの立上がり点T3と一致する。さらに、出力矩形波Vn
を反転器32で反転して同図(C)に示す矩形波Vn1を得
る。
This operation will be described with reference to FIG. FIG. 7A shows the base current Ib of the horizontal output transistor 4, and as described above, the output rectangular wave Vn of the Ibn extraction circuit 12 is as shown in FIG. The rising point of the output rectangular wave Vn coincides with the rising point T3 of the current Ib. Furthermore, the output square wave Vn
Is inverted by the inverter 32 to obtain the rectangular wave V n1 shown in FIG.

一方、同図(D)はコレクタパルスVcに比例したパルス
Vc3(水平帰線パルス)であり、このパルスVc3を整形回
路30でスライス及び反転して、同図(E)に示すよう
な、ほぼ水平走査期間tsの間ハイレベルである(パルス
幅が水平走査期間tsである)矩形波Vsを得る。この矩形
波Vsは、その立上がり部分でMM3をトリガし、MM3は、同
図(F)に示すような、期間tsの約半分の時間ハイレベ
ルになっている矩形波Vhfを出力する。
On the other hand, the same figure (D) shows a pulse proportional to the collector pulse Vc.
V c3 (horizontal retrace pulse), and this pulse V c3 is sliced and inverted by the shaping circuit 30 and is at a high level for almost the horizontal scanning period t s as shown in FIG. A square wave Vs whose width is the horizontal scanning period t s ) is obtained. This rectangular wave Vs triggers MM3 at its rising portion, and the MM3 outputs a rectangular wave Vhf that is at a high level for about half the period ts, as shown in FIG.

従って、AND回路33で、Vn1とVhfとの倫理積を作れば、
同図(G)に示すように水平帰線時間trの終り、即ち時
刻T5、水平出力トランジスタ4のベース電流Ib(コレク
タ電流Ic)の導通開始時点T3までの間のハイレベル幅ta
を持つ矩形波Vaが得られる。この矩形波Vaを抵抗34とコ
ンデンサ35によるローパスフィルタを通して直流電圧
(平均値電圧)Eaとする。直流電圧Eaは、ハイレベル幅
taの長さに比例する。
Therefore, if the AND circuit 33 creates the ethical product of V n1 and V hf ,
As shown in (G) of the figure, the high level width ta at the end of the horizontal retrace time tr, that is, at time T5, until the start time T3 of the conduction of the base current Ib (collector current Ic) of the horizontal output transistor 4.
A square wave Va with is obtained. This rectangular wave Va is passed through a low-pass filter composed of a resistor 34 and a capacitor 35 to be a DC voltage (average value voltage) Ea. DC voltage Ea is high level width
proportional to the length of ta.

この電圧Eaが、オペアンプ36で基準電圧Esと比較され
る。そして、オペアンプ36の出力Eoにより、MM1,MM2の
両出力パルス幅を制御する。
This voltage Ea is compared with the reference voltage Es by the operational amplifier 36. Then, both output pulse widths of MM1 and MM2 are controlled by the output Eo of the operational amplifier 36.

よって、電圧Ea,Eoが変化すれば、まずMM1の出力パルス
幅が変化し、時刻T3の位置が変化する。従って、もし電
圧Eaの値が基準電圧Esの値を越えようとしたとき、制御
直流電圧EoのMM1に対する制御が、時刻T3の位置を前に
移動させるように動けば、回路全体が負帰還ループを形
成したことになる。よって、必ず電圧Eaが電圧Esに一致
するような値で、時刻T3の位置が決定される。
Therefore, if the voltages Ea and Eo change, the output pulse width of MM1 changes first, and the position at time T3 changes. Therefore, if the value of the voltage Ea is about to exceed the value of the reference voltage Es, if the control of the control DC voltage Eo for MM1 moves to move the position at time T3 forward, the entire circuit becomes a negative feedback loop. Has been formed. Therefore, the position at time T3 is determined with a value such that the voltage Ea always matches the voltage Es.

このことから、基準電圧Esの値を、時刻T3の位置、即ち
矩形波Vaのハイレベル幅taの長さが、ちょうど水平走査
期間tsの1/4になるように設定しておけば、安定に負帰
還ループ状態を保つことができる。もつろん、制御直流
電圧EoによりMM1の出力パルス幅を動かすと同時に、MM2
の出力パルス幅をも同じ方向に動かすので、第9図に示
した時刻T2もやはり時刻T3の動きと同じ方向に動くこと
になる。従って、従来例のように、時刻T2が時刻T3より
も後方になってしまうといった不都合は避けられ、水平
出力トランジスタ4が破損する虞がなく、水平出力トラ
ンジスタ4の信頼性が向上する。
From this, if the value of the reference voltage Es is set so that the position of the time T3, that is, the length of the high level width ta of the rectangular wave Va is just 1/4 of the horizontal scanning period t s , The negative feedback loop state can be stably maintained. Of course, the output DC pulse width of MM1 is moved by the control DC voltage Eo, and at the same time MM2
Since the output pulse width of is also moved in the same direction, the time T2 shown in FIG. 9 also moves in the same direction as that of the time T3. Therefore, it is possible to avoid the disadvantage that the time T2 is behind the time T3 as in the conventional example, the horizontal output transistor 4 is not damaged, and the reliability of the horizontal output transistor 4 is improved.

以上説明した第2実施例では、MM1,MM2に供給する制御
直流電圧の調整を自動化した。しかし、第2実施例を、
種々の値の水平偏向周波数に対応させるためには、基準
電圧Esの値を、水平偏向周波数の値が切換わるたびに、
調整し直さなければならない。
In the second embodiment described above, the adjustment of the control DC voltage supplied to MM1 and MM2 is automated. However, the second embodiment
In order to correspond to various values of the horizontal deflection frequency, the value of the reference voltage Es is changed every time the value of the horizontal deflection frequency is changed.
I have to readjust.

そこで、次に示す第3実施例は(第7図参照)、水平偏
向周波数の値が切換わった場合でも、それぞれの水平偏
向周波数に対応して、時刻T3の位置が自動的に水平走査
期間tsの前側1/4の位置となるように、基準電圧Esの値
を自動的に設定できるものである。なお、第3実施例
は、矩形波Vn1,Vc3を得るまでの回路は第2実施例と同
一であるので、第7図では、その部分の図示を省略す
る。
Therefore, in the third embodiment shown below (see FIG. 7), even if the value of the horizontal deflection frequency is switched, the position at time T3 is automatically set in the horizontal scanning period in accordance with each horizontal deflection frequency. The value of the reference voltage Es can be automatically set so as to be located at the front 1/4 position of t s . Since the circuit of the third embodiment is the same as that of the second embodiment until the rectangular waves V n1 and V c3 are obtained, the illustration of that part is omitted in FIG. 7.

第7図において、第5図と同一の符号を付した部分は、
ほぼ第5図と同一の動作をする。若干異なる点は、MM3
の出力矩形波Vhfの値が固定ではなく、新たに設けたオ
ペアンプ44によって制御されていることである。
In FIG. 7, the parts denoted by the same reference numerals as in FIG.
The operation is almost the same as in FIG. The slightly different point is MM3
That is, the value of the output rectangular wave V hf is not fixed but is controlled by the newly provided operational amplifier 44.

ここで、水平走査期間tsだけハイレベルになった矩形波
Vsは、MM2に加えられると同時に、抵抗37とコンデンサ3
8とによるローパスフィルタを通して電圧Escとなり、抵
抗群39〜41の分圧回路で分圧される。このとき、抵抗41
の抵抗値をRoに設定すれば、抵抗40の抵抗値はRo、抵抗
39の抵抗値は2Roとなる。
Here, the rectangular wave that has become high level for the horizontal scanning period t s
Vs is added to MM2 and at the same time resistor 37 and capacitor 3
The voltage becomes E sc through the low-pass filter by 8 and is divided by the voltage dividing circuit of the resistor groups 39 to 41. At this time, the resistance 41
If the resistance value of is set to Ro, the resistance value of resistor 40 is Ro,
The resistance value of 39 is 2Ro.

MM3の出力矩形波Vhfは、抵抗42とコンデンサ43とにより
平滑されて電圧Ehfとなり、新たに設けたオペアンプ44
の反転端子に供給される。オペアンプ44の非反転端子に
は、コンデンサ38の電圧Escの半分、即ち抵抗39,40の接
続点の電圧であるEsc/2が供給される。そして、オペア
ンプ44の出力はMM3に制御電圧として供給され、出力矩
形波Vhfのパルス幅を制御する。また、抵抗40,41の接続
点でEsc/4の電圧を得て、この電圧をオペアンプ36の反
転端子に第5図の電圧Esの代りに供給する。
The output rectangular wave V hf of MM3 is smoothed by the resistor 42 and the capacitor 43 to become the voltage E hf , and the newly provided operational amplifier 44
Is supplied to the inverting terminal of. The non-inverting terminal of the operational amplifier 44 is supplied with half the voltage E sc of the capacitor 38, that is, E sc / 2 which is the voltage at the connection point of the resistors 39 and 40. The output of the operational amplifier 44 is supplied to the MM3 as a control voltage to control the pulse width of the output rectangular wave V hf . Further, a voltage of E sc / 4 is obtained at the connection point of the resistors 40 and 41, and this voltage is supplied to the inverting terminal of the operational amplifier 36 instead of the voltage Es of FIG.

このようにすると、MM3の出力矩形波Vhfのパルス幅が、
常に入力矩形波Vsのパルス幅(ハイレベル期間)tsの1/
2になるようコントロールされる。さらに、抵抗40,41の
接続点の電圧は、入力矩形波Vsのパルス幅tsの1/4に比
例した(もし、水平偏向周波数が一定していない場合
は、矩形波Vsのデューティサイクルの1/4に比例した)
電圧になるから、これをオペアンプ36で矩形波Vaの平均
値Eaと比較すると、矩形波Vaのパルス幅taが自動的に水
平走査期間tsの1/4の理想状態となる。理想状態となる
ことは、先に第2図で説明したように、オペアンプ36で
コントロールされるMM1の出力Vnの立上がり時刻T3の位
置が前後に調整されるからである。
By doing this, the pulse width of the output rectangular wave V hf of MM3 becomes
1 / pulse width (high level period) ts of input rectangular wave Vs
Controlled to 2. Further, the voltage at the connection point of the resistors 40 and 41 is proportional to 1/4 of the pulse width ts of the input rectangular wave Vs (if the horizontal deflection frequency is not constant, the duty cycle of the rectangular wave Vs is 1 Proportional to / 4)
Since it becomes a voltage, when it is compared with the average value Ea of the rectangular wave Va by the operational amplifier 36, the pulse width ta of the rectangular wave Va automatically becomes an ideal state of 1/4 of the horizontal scanning period t s . The ideal state is brought about because the position of the rising time T3 of the output Vn of the MM1 controlled by the operational amplifier 36 is adjusted back and forth as described in FIG.

もちろん、MM1、整形回路30、MM3、AND回路33等の電源
は、全て共通、例えば+Eでありる。従って、各矩形
波、Vn1、Vsc、Va、Vhfの電圧は、ゼロと+Eとの間を
スイングするものとし、抵抗37の抵抗値は、4Roに比べ
て十分に小さいものとする。
Of course, the power supplies for the MM1, shaping circuit 30, MM3, AND circuit 33, etc. are all common, for example, + E. Therefore, the voltages of the rectangular waves, V n1 , V sc , Va, and V hf swing between zero and + E, and the resistance value of the resistor 37 is sufficiently smaller than 4Ro.

このように、第3実施例は、矩形波Vaのパルス幅taの値
及び基準電圧の決定を自動化、即ち時刻T3の位置の決定
を完全に自動化したので、回路各部のバラツキの影響を
受けずに、時刻T3の位置を自動的に水平走査期間tsの前
側1/4の理想的位置に保持できる。さらに、第3実施例
は、時刻T3の位置の決定を完全に自動化したことによ
り、水平偏向周波数が切換えられた場合でも、各水平偏
向周波数に対応して、時刻T3の位置を自動的に理想的位
置にセットできる。
As described above, in the third embodiment, the determination of the pulse width ta value of the rectangular wave Va and the reference voltage is automated, that is, the determination of the position at time T3 is completely automated, so that it is not affected by the variation in each part of the circuit. In addition, the position at time T3 can be automatically maintained at the ideal position on the front side 1/4 of the horizontal scanning period t s . Furthermore, in the third embodiment, the position at time T3 is completely automated, so that even if the horizontal deflection frequency is switched, the position at time T3 is automatically idealized corresponding to each horizontal deflection frequency. Can be set to the target position.

もちろん、第3実施例は、時刻T3の位置の調整と同時
に、前述の時刻T2の位置が、必ず時刻T3の位置よりも前
方になるように自動的に調整できるので、水平出力トラ
ンジスタ4が破損する虞がなく、水平出力トランジスタ
4の信頼性が向上する。
Of course, in the third embodiment, at the same time as adjusting the position at time T3, the position at time T2 described above can be automatically adjusted so as to be always ahead of the position at time T3, so that the horizontal output transistor 4 is damaged. Therefore, the reliability of the horizontal output transistor 4 is improved.

よって、この第3実施例は、種々の異なった値の水平偏
向周波数に対応する高精細度ディスプレイ装置の水平偏
向回路に好適である。
Therefore, the third embodiment is suitable for the horizontal deflection circuit of the high definition display device corresponding to various different values of the horizontal deflection frequency.

(発明の効果) 以上の通り、この発明になる水平偏向回路は、水平偏向
周波数が高い場合や、水平偏向周波数が種々の値をとる
ような場合であっても、水平出力トランジスタを、常に
安定した理想状態で動作させることができ、水平出力ト
ランジスタの信頼性を向上させることができる。
(Advantages of the Invention) As described above, the horizontal deflection circuit according to the present invention always stabilizes the horizontal output transistor even when the horizontal deflection frequency is high or the horizontal deflection frequency takes various values. It is possible to operate in the ideal state described above, and it is possible to improve the reliability of the horizontal output transistor.

【図面の簡単な説明】[Brief description of drawings]

第1図は第1実施例の回路構成図、第2図はその動作説
明図、第3図は単安定マルチバイブレータの具体的回路
図、第4図はIbn引出し回路の具体的回路図、第5図は
第2実施例の回路構成図、第6図はその動作説明図、第
7図は第3実施例の回路構成図、第8図は従来例の回路
構成図、第9図はその動作説明図である。 1…水平発振回路、2…水平励振回路、3…水平励振ト
ランス、4…水平出力トランジスタ、5…第1のベース
抵抗、6…ダンパーダイオード、7…帰線共振コンデン
サ、8…水平偏向コイル、9…S時補正コンデンサ、10
…水平出力トランス、12…Ibn引出し回路、13…第2の
ベース抵抗、22…定電流回路、29…MOSFET、30…整形回
路、33…AND回路、36,44…オペアンプ、MM1…第1の単
安定マルチバイブレータ、MM2…第2の単安定マルチバ
イブレータ、MM3…第3の単安定マルチバイブレータ。
FIG. 1 is a circuit configuration diagram of the first embodiment, FIG. 2 is an operation explanatory diagram thereof, FIG. 3 is a concrete circuit diagram of a monostable multivibrator, and FIG. 4 is a concrete circuit diagram of an I bn extracting circuit, FIG. 5 is a circuit configuration diagram of the second embodiment, FIG. 6 is an operation explanatory diagram thereof, FIG. 7 is a circuit configuration diagram of the third embodiment, FIG. 8 is a circuit configuration diagram of a conventional example, and FIG. FIG. DESCRIPTION OF SYMBOLS 1 ... Horizontal oscillation circuit, 2 ... Horizontal excitation circuit, 3 ... Horizontal excitation transformer, 4 ... Horizontal output transistor, 5 ... 1st base resistance, 6 ... Damper diode, 7 ... Return resonance capacitor, 8 ... Horizontal deflection coil, 9 ... S-time correction capacitor, 10
... horizontal output transformer, 12 ... I bn lead-out circuit, 13 ... second base resistance, 22 ... constant current circuit, 29 ... MOSFET, 30 ... shaping circuit, 33 ... AND circuit, 36,44 ... operational amplifier, MM1 ... first Monostable multivibrator, MM2 ... second monostable multivibrator, MM3 ... third monostable multivibrator.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】水平発振回路と、 水平励振回路と、 前記水平励振回路の出力により励振トランスを介して励
振される水平出力トランジスタと、 前記水平発振回路の出力波形によってトリガされ、か
つ、出力パルス幅が電気的に制御可能な第1の単安定マ
ルチバイブレータ回路と、 前記水平出力トランジスタのベースと補助電源との間に
接続された蓄積キャリア引出し回路とを備え、 前記第1の単安定マルチバイブレータ回路の出力パルス
によって、前記蓄積キャリア引出し回路を動作させ、前
記水平出力トランジスタが遮断する際のベース層の蓄積
キャリアを引出すように構成した水平偏向回路におい
て、 前記水平発振回路と前記水平励振回路との間に、前記水
平発振回路の出力波形によってトリガされ、出力パルス
幅が電気的に制御可能であり、かつ、出力により前記水
平励振回路を動作させる第2の単安定マルチバイブレー
タ回路を設け、 前記第1及び第2の単安定マルチバイブレータ回路の出
力パルス幅を、共通の電気信号により制御するようにし
たことを特徴とする水平偏向回路。
1. A horizontal oscillation circuit, a horizontal excitation circuit, a horizontal output transistor excited by an output of the horizontal excitation circuit via an excitation transformer, and an output pulse triggered by an output waveform of the horizontal oscillation circuit. A first monostable multivibrator circuit whose width is electrically controllable; and a storage carrier extraction circuit connected between the base of the horizontal output transistor and an auxiliary power supply, the first monostable multivibrator circuit In the horizontal deflection circuit configured to operate the storage carrier extraction circuit by the output pulse of the circuit to extract the storage carrier of the base layer when the horizontal output transistor cuts off, the horizontal oscillation circuit and the horizontal excitation circuit. During, the output pulse width can be electrically controlled by being triggered by the output waveform of the horizontal oscillation circuit A second monostable multivibrator circuit for operating the horizontal excitation circuit by an output is provided, and output pulse widths of the first and second monostable multivibrator circuits are controlled by a common electric signal. The horizontal deflection circuit is characterized in that
【請求項2】前記蓄積キャリア引出し回路の出力と、水
平走査期間の略前半分のパルス幅を有する矩形波パルス
との倫理積である倫理積パルスを出力する倫理積回路
と、 前記倫理積パルスを平均化して第1の直流電圧を得る平
均化回路と、 前記第1の直流電圧と所定電圧とを比較して第2の直流
電圧を得る比較器とを設け、 前記第2の直流電圧を用いて、前記第1及び第2の単安
定マルチバイブレータ回路の出力パルス幅を制御し、前
記水平出力トランジスタの導通開始時点が、水平走査期
間の前側略1/4の所に位置するようにしたことを特徴と
する請求項1記載の水平偏向回路。
2. An ethical product circuit for outputting an ethical product pulse, which is an ethical product of the output of the accumulated carrier extraction circuit and a rectangular wave pulse having a pulse width of approximately the first half of the horizontal scanning period, and the ethical product pulse. An averaging circuit for averaging the first DC voltage and a comparator for comparing the first DC voltage with a predetermined voltage to obtain a second DC voltage. The output pulse widths of the first and second monostable multivibrator circuits are controlled by using the first and second monostable multivibrator circuits so that the conduction start point of the horizontal output transistor is located at about 1/4 of the front side of the horizontal scanning period. The horizontal deflection circuit according to claim 1, wherein:
【請求項3】前記所定電圧は、水平帰線パルスを整形し
て得た水平走査期間のパルス幅を有する矩形波に基づい
て生成した、水平走査期間の1/4の時間幅に比例する直
流電圧としたことを特徴とする請求項2記載の水平偏向
回路。
3. The predetermined voltage is a direct current proportional to a time width of 1/4 of a horizontal scanning period, which is generated based on a rectangular wave having a pulse width of a horizontal scanning period obtained by shaping a horizontal retrace pulse. The horizontal deflection circuit according to claim 2, wherein the horizontal deflection circuit is a voltage.
JP22904790A 1990-08-30 1990-08-30 Horizontal deflection circuit Expired - Lifetime JPH0793695B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22904790A JPH0793695B2 (en) 1990-08-30 1990-08-30 Horizontal deflection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22904790A JPH0793695B2 (en) 1990-08-30 1990-08-30 Horizontal deflection circuit

Publications (2)

Publication Number Publication Date
JPH04111576A JPH04111576A (en) 1992-04-13
JPH0793695B2 true JPH0793695B2 (en) 1995-10-09

Family

ID=16885916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22904790A Expired - Lifetime JPH0793695B2 (en) 1990-08-30 1990-08-30 Horizontal deflection circuit

Country Status (1)

Country Link
JP (1) JPH0793695B2 (en)

Also Published As

Publication number Publication date
JPH04111576A (en) 1992-04-13

Similar Documents

Publication Publication Date Title
JP3617669B2 (en) Television deflection device
US4471327A (en) Self-oscillating power supply
KR900008233B1 (en) Horizontal deflection return time switching circuit
EP0015091B1 (en) Switching amplifier for driving a load through an alternating-current path
US5051668A (en) Sine wave deflecting circuit
US4464612A (en) Circuit arrangement for a picture display device for generating a sawtooth-shaped line deflection current
JPH0793695B2 (en) Horizontal deflection circuit
US3936115A (en) Start-up circuit for a deflection system
US5142206A (en) Slow turn-on in a deflection circuit
EP0313391A2 (en) High voltage power supply for video apparatus
JP2521143B2 (en) Horizontal deflection high voltage generation circuit
GB2253980A (en) Vertical deflection circuit
JPH0516762Y2 (en)
US4296360A (en) Switched-mode frame-scan control circuit for a videofrequency receiver
JPH0728376B2 (en) Horizontal deflection circuit
JPH0516768Y2 (en)
JPH0516763Y2 (en)
JP3427088B2 (en) Switching power supply
US3504224A (en) Circuit arrangement for producing a sawtooth current
KR970003018B1 (en) Horizontal deflection circuit
JPH03151765A (en) Horizontal deflection circuit
JPH0516761Y2 (en)
US4415842A (en) Television receiver start-up circuit
JPH1146308A (en) Horizontal deflection output circuit
JP2000115571A (en) Horizontal blanking signal generation circuit