JPH0793697B2 - Level adjuster - Google Patents
Level adjusterInfo
- Publication number
- JPH0793697B2 JPH0793697B2 JP62227550A JP22755087A JPH0793697B2 JP H0793697 B2 JPH0793697 B2 JP H0793697B2 JP 62227550 A JP62227550 A JP 62227550A JP 22755087 A JP22755087 A JP 22755087A JP H0793697 B2 JPH0793697 B2 JP H0793697B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- gain
- output
- difference value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアナログ信号,特にテレビジョン信号のアナロ
グ−デイジタル変換におけるサグ除去及び直流レベルの
自動調節装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for removing sag and automatically adjusting a DC level in analog-to-digital conversion of analog signals, particularly television signals.
従来,テレビジョン信号等のアナログ信号を標本化して
デイジタル信号に変換する際,直流レベル設定はA/D変
換(アナログ−デイジタル変換)する前に信号をクラン
プして主にサグ等の除去を行う。Conventionally, when an analog signal such as a television signal is sampled and converted into a digital signal, the DC level setting is mainly performed by clamping the signal before A / D conversion (analog-digital conversion) to remove sag or the like. .
更に,電源変動等に伴なう直流ドリフト等の影響をさけ
るためには,デイジタル変換出力を設定値と比較して一
致するように帰還制御することによって行なっていた
(例えば特公昭61−4234号公報)。Further, in order to avoid the influence of DC drift caused by power supply fluctuations, etc., the digital conversion output is compared with a set value and feedback-controlled so as to be in agreement (for example, Japanese Patent Publication No. 61-4234). Gazette).
上述した従来のレベル調節では,サグ除去間のアナログ
クランプ回路と,デイジタル判定によりフィードバック
を行なってレベルを調節する2つの回路が必要であり,
ハードが大きくなっていた。これに対して,ハードを簡
単にするために従来のフィードバックのレベル調節回路
のみとしたのではサグが除去できないという欠点があ
る。In the conventional level adjustment described above, an analog clamp circuit for removing sag and two circuits for adjusting the level by performing feedback based on digital judgment are required.
The hardware was getting bigger. On the other hand, the sag cannot be removed by using only the conventional feedback level adjusting circuit to simplify the hardware.
本発明のレベル調節装置は,ブランキング期間を有する
アナログ信号Aを標本化し,符号化する手段と,前記ア
ナログ信号Aのブランキング期間の着目するレベルに対
する符号化出力DXを設定値と比較する手段と,該比較結
果の差分値が小さい場合は利得を小さく,差分値が大き
い場合には利得を大きくして該比較結果を変換して出力
する手段と,変換した該比較結果により前記アナログ信
号Aの直流レベルを変化させ前記符号化出力DXが設定値
と一致するように帰還する手段とを有している。The level adjusting device of the present invention compares the coded output D X with respect to the level of interest in the blanking period of the analog signal A with a set value by sampling and coding the analog signal A having a blanking period. Means for reducing the gain when the difference value of the comparison result is small, and increasing the gain when the difference value is large, for converting and outputting the comparison result, and the analog signal based on the converted comparison result. Means for changing the DC level of A and feeding back so that the encoded output D X matches the set value.
次に,本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第1図は本発明の一実施例の構成を示すブロック図であ
る。サグを有するテレビジョン信号のブランキングレベ
ルに着目した場合のレベル調節装置について示す。図に
おいて,テレビジョン信号であるアナログ信号Aは差動
増幅器2を通ってA/D変換器3に入り,標本化され,更
に符号化されてデイジタル信号Dに変換される。デイジ
タル信号Dはデイジタルの低域波器4でカラーサブキ
ャリアがトラップされ,高域周波数成分が除去されて低
域の輝度信号成分のみ出力される。したがって,バック
ポーチはカラーサブキャリァが阻止され,ブランキング
レベルの平坦な信号波形となる。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. A level adjusting device when paying attention to a blanking level of a television signal having a sag will be described. In the figure, an analog signal A, which is a television signal, enters an A / D converter 3 through a differential amplifier 2, is sampled, further encoded, and converted into a digital signal D. In the digital signal D, color subcarriers are trapped by the digital low-pass filter 4, high-frequency components are removed, and only low-frequency luminance signal components are output. Therefore, in the back porch, the color subcarrier is blocked and the signal waveform has a flat blanking level.
低域波されたデイジタル信号Dはゲート5でバックポ
ーチ期間,すなわちアナログ信号Aがブランキングレベ
ルとなる期間のみ取り出される。図中,10はこのための
ゲートパルス発生器で,アナログ信号Aより同期信号を
分離し,同期信号を基準としてバックポーチ期間に相当
するゲートパルスを発生する。ゲート5で取り出された
バックポーチに対するPCM符号化出力DXは,比較器11で
設定値D0と比較される。この比較結果は差動増幅器2の
他方の入力に帰還され,バックポーチに対する符号化出
力DXが設定値D0と一致するように直流レベルが制御され
る。直流レベルの大きさは比較結果が小さい値の場合は
利得は小さく,大きい値の場合は利得が大きくなるよう
に非線型の増幅が行われる。The low-passed digital signal D is taken out by the gate 5 only during the back porch period, that is, the period when the analog signal A is at the blanking level. In the figure, 10 is a gate pulse generator for this purpose, which separates the sync signal from the analog signal A and generates a gate pulse corresponding to the back porch period with the sync signal as a reference. The PCM coded output D X for the back porch extracted by the gate 5 is compared with the set value D 0 by the comparator 11. The result of this comparison is fed back to the other input of the differential amplifier 2, and the DC level is controlled so that the encoded output D X for the back porch matches the set value D 0 . The gain of the DC level is small when the comparison result is small, and is large when the comparison result is large.
比較器11の具体的な構成例について説明する。バックポ
ーチに対する符号化出力DXは減算器6にて設定値D0と減
算され,設定値D0からの誤差△が計算される。アナログ
信号Aがトランス結合や,コンデンサ結合により低域の
周波数が十分のびていない場合には,垂直同期部分等に
サグが生じ,この場合は誤差△は大きな値を示す。一
方,ライン間の相関が強い所では,バックポーチのブラ
ンキングレベルの値は大きくは変動せず,誤差△は小さ
な値又は0となる。サグを十分抑圧するために,直流レ
ベルに対する帰還量を大きくしてすみやかに符号化出力
DXが設定値と一致するように直流レベルを制御する。A specific configuration example of the comparator 11 will be described. The coded output D X for the back porch is subtracted from the set value D 0 by the subtracter 6, and the error Δ from the set value D 0 is calculated. When the analog signal A is not transformer-coupled or capacitor-coupled so that the frequency in the low frequency band is not sufficiently extended, a sag is generated in the vertical synchronizing portion, and in this case, the error Δ shows a large value. On the other hand, in the place where the correlation between lines is strong, the value of the blanking level of the back porch does not change greatly, and the error Δ becomes a small value or 0. In order to sufficiently suppress sag, the amount of feedback to the DC level is increased and the encoded output is promptly output.
Control the DC level so that D X matches the set value.
ループの利得はトータルとしては1以上になると発振し
やすくなったりして不安定となる。サグがなく,誤差△
が小さい場合は,雑音等で不要な変動が生じないように
し,さらに帰還ループが安定であるように帰還量の利得
は小さくし,ループの利得はトータルとしては1に比し
て十分小さなものとする。このように,非線型増幅器7
では誤差△が小さい場合は利得を小さく,誤差△が大き
い場合は利得を大きくするように増幅を行なって出力す
る。If the total gain of the loop is 1 or more, oscillation is likely to occur and the loop becomes unstable. No sag, error △
If is small, unnecessary fluctuations due to noise, etc. are not generated, and the gain of the feedback amount is small so that the feedback loop is stable. To do. Thus, the nonlinear amplifier 7
Then, when the error Δ is small, the gain is reduced, and when the error Δ is large, the gain is increased and the output is performed.
非線型増幅器7の出力は積分器8で積分され,積分値は
D/A変換器9でアナログ信号に変換され,誤差△が0に
近ずくよう差動増幅器2の他方の入力に帰還される。サ
グを十分に抑圧するためにはすみやかなフィードバック
が必要であり,ループの時定数は1水平走査ラインの周
期と同等又はそれ以下に設定する。比較器11の処理を標
本化クロックの周期又はそのN倍で行なえば,フィード
バック制御を行なえるバックポーチの期間は標本化周期
で何十回と行なうことができる。そして,積分器8での
積分結果がトータルで1の利得となればよいので,1回の
フィードバックの量は小さくすることができ,帰還ルー
プをより安定に構成することができる。この場合,積分
器8やD/A変換器9も標本化クロックの周期又はそのN
倍程度で動作して,帰還ループの時定数は1水平走査ラ
インの周期以下となる。また,ループの時定数を小さく
すると誤差△が小さい場合はバックポーチの終りではラ
イン単位に平均化された値がフィードバックされること
と等価になり,誤差△の大小により利得をあえて変化さ
せなくても等価的にそのことが行われることになる。The output of the nonlinear amplifier 7 is integrated by the integrator 8, and the integrated value is
It is converted into an analog signal by the D / A converter 9 and fed back to the other input of the differential amplifier 2 so that the error Δ approaches 0. Prompt feedback is required to sufficiently suppress sag, and the time constant of the loop is set to be equal to or less than the period of one horizontal scanning line. If the processing of the comparator 11 is performed at the cycle of the sampling clock or N times the cycle of the sampling clock, the period of the back porch in which the feedback control can be performed can be performed at tens of sampling cycles. Since it is sufficient that the integrated result in the integrator 8 has a total gain of 1, the amount of one-time feedback can be reduced, and the feedback loop can be more stably configured. In this case, the integrator 8 and the D / A converter 9 are also the sampling clock cycle or its N
The time constant of the feedback loop becomes equal to or less than the period of one horizontal scanning line by operating about twice. Also, if the time constant of the loop is reduced, if the error Δ is small, it is equivalent to feeding back an averaged value in line units at the end of the back porch, and the gain does not have to be changed depending on the size of the error Δ. Will be equivalently done.
以上の説明はカラーテレビ信号のバックポーチに着目し
てこのレベルを設定値に調節する方法について述べた
が,着目するレベルはバックポーチに限ることはなく,
同期パルスの先端部等にも適用できる。In the above explanation, we focused on the back porch of the color TV signal and described the method of adjusting this level to the set value. However, the focus level is not limited to the back porch.
It can also be applied to the tip of the sync pulse.
以上説明したように,本発明は符号化出力と設定値との
比較結果を非線型に増幅してフィードバックすることに
より,サグ等のあるTV信号に対しても帰還型のレベル調
節の構成でサグを十分に抑圧することができる効果があ
る。As described above, according to the present invention, the comparison result of the encoded output and the set value is non-linearly amplified and fed back, so that a feedback type level adjustment configuration is applied to a sag-like TV signal. Has the effect of being able to sufficiently suppress.
第1図は本発明の実施例の構成を示すブロック図であ
る。 1…入力端子,2…差動増幅器,3…A/D変換器,4…低域
波器,5…ゲート,6…減算器,7…非線型増幅器,8…積分
器,9…D/A変換器,10…ゲートパルス発生器,11…比較器,
A…アナログ信号,D…デイジタル信号,DX…符号化出
力,△…誤差。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. 1 ... Input terminal, 2 ... Differential amplifier, 3 ... A / D converter, 4 ... Low-pass filter, 5 ... Gate, 6 ... Subtractor, 7 ... Non-linear amplifier, 8 ... Integrator, 9 ... D / A converter, 10 ... Gate pulse generator, 11 ... Comparator,
A ... Analog signal, D ... Digital signal, D X ... Coding output, △ ... Error.
Claims (1)
標本化して符号化する手段と、符号化された信号を帯域
制限する低域濾波器と、前記ブランキング期間のあらか
じめ定められた範囲について、あらかじめ定められたレ
ベルの設定値と前記低域濾波器の出力とを比較して差分
値を得る手段と、前記差分値が小さい場合は利得を小さ
くし、前記差分値が大きい場合は利得を大きくする非線
形の利得特性を用いて前記差分値を非線形増幅する手段
と、該非線形増幅手段の出力を積分した後D/A変換し、
該D/A変換した信号により前記アナログ信号のレベルを
変化させて前記符号化された信号が前記あらかじめ定め
られたレベルの設定値に一致するように帰還制御する手
段とを備えたことを特徴とするレベル調節装置。1. A means for sampling and encoding an analog signal having a blanking period, a low-pass filter for band limiting the encoded signal, and a predetermined range of the blanking period in advance. Means for obtaining a difference value by comparing a set value of a predetermined level with the output of the low-pass filter, and reducing the gain when the difference value is small, and increasing the gain when the difference value is large. Means for non-linearly amplifying the difference value using a non-linear gain characteristic, and D / A conversion after integrating the output of the non-linear amplification means,
Means for varying the level of the analog signal according to the D / A converted signal and performing feedback control so that the encoded signal matches the set value of the predetermined level. Level adjuster.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62227550A JPH0793697B2 (en) | 1987-09-11 | 1987-09-11 | Level adjuster |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62227550A JPH0793697B2 (en) | 1987-09-11 | 1987-09-11 | Level adjuster |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6471270A JPS6471270A (en) | 1989-03-16 |
| JPH0793697B2 true JPH0793697B2 (en) | 1995-10-09 |
Family
ID=16862655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62227550A Expired - Lifetime JPH0793697B2 (en) | 1987-09-11 | 1987-09-11 | Level adjuster |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793697B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980304A (en) * | 1990-02-20 | 1990-12-25 | At&T Bell Laboratories | Process for fabricating a bipolar transistor with a self-aligned contact |
| JPH0449780A (en) * | 1990-06-18 | 1992-02-19 | Victor Co Of Japan Ltd | Video signal clamping circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS614234A (en) * | 1984-06-19 | 1986-01-10 | Michio Osada | Resin molding method of semiconductor element and semiconductor lead frame |
-
1987
- 1987-09-11 JP JP62227550A patent/JPH0793697B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6471270A (en) | 1989-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3264698B2 (en) | Imaging device | |
| JP2008172493A (en) | Front-end signal processing method and front-end signal processing apparatus | |
| US6219107B1 (en) | Automatic AGC bias voltage calibration in a video decoder | |
| US5121117A (en) | Balanced A/D converter | |
| JPH08265605A (en) | Imaging device | |
| JP2541555B2 (en) | Non-linear transmission method of video signal and circuit device | |
| US4651213A (en) | Clamping apparatus for a video signal | |
| JPH0793697B2 (en) | Level adjuster | |
| JPH05153428A (en) | Clamp circuit | |
| JPH073730Y2 (en) | Clamp device | |
| JPS61161080A (en) | Clamp device for digital video signals | |
| KR950010890B1 (en) | Image signal auto gain control apparatus | |
| JP2754935B2 (en) | Clamping device | |
| JPH0722413B2 (en) | Signal processor | |
| JP2754934B2 (en) | Clamping device | |
| KR100207471B1 (en) | Correlated double sampling method and apparatus for improving sampling noise | |
| JPH05153431A (en) | Clamp circuit | |
| JP2519566B2 (en) | Digital AGC circuit | |
| JP2566392Y2 (en) | Clamping device | |
| JPH05153429A (en) | Clamping circuit | |
| JPH07203485A (en) | Video signal A / D converter | |
| JP2554176B2 (en) | Automatic gain adjustment circuit for video signal circuit including non-linear element | |
| JPH07184110A (en) | AGC output offset adjustment circuit | |
| JPH0686095A (en) | Dc level stabilizing circuit | |
| JPS63194480A (en) | Agc circuit |