JPH079520B2 - Method for manufacturing active matrix liquid crystal display device - Google Patents
Method for manufacturing active matrix liquid crystal display deviceInfo
- Publication number
- JPH079520B2 JPH079520B2 JP61253488A JP25348886A JPH079520B2 JP H079520 B2 JPH079520 B2 JP H079520B2 JP 61253488 A JP61253488 A JP 61253488A JP 25348886 A JP25348886 A JP 25348886A JP H079520 B2 JPH079520 B2 JP H079520B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- transparent
- pixel electrode
- metal film
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 [発明の技術分野] この発明のテレビジョン等の画像を表示する液晶ディス
プレイであるアクティブマトリクス液晶表示装置の製造
方法に関する。Description: TECHNICAL FIELD OF THE INVENTION The present invention relates to a method for manufacturing an active matrix liquid crystal display device which is a liquid crystal display for displaying an image of a television or the like.
[従来技術とその問題点] TFT(thin-film transister)を利用したアクティブマ
トリクス液晶表示装置は、カラス等の透明な絶縁基板上
にITO(Indiun(In)‐Tin(Sn)‐Oxide)からなる透
明な画素電極をマトリクス状に形成するとともに、この
画素電極に対応してそれぞれTFTを配列形成したもので
ある。このTFTは半導体膜及び絶縁膜等をプラズマ・CVD
法で積層し所望の形状にエッチングして形成される。こ
のプラズマ・CVD法を用いる場合、プラズマ中に水素が
存在するため、ITO等の酸化物からなる導電膜が還元さ
れ、その組成が変化して抵抗値、透過率等が悪くなる。
そのため、ITOからなる画素電極は、TFTを配列形成する
工程の後に、被着形成する必要がある。[Prior art and its problems] An active matrix liquid crystal display device using TFT (thin-film transistor) is composed of ITO (Indiun (In) -Tin (Sn) -Oxide) on a transparent insulating substrate such as crows. The transparent pixel electrodes are formed in a matrix, and TFTs are arranged in an array corresponding to the pixel electrodes. This TFT is used for plasma / CVD of semiconductor films and insulating films.
It is formed by laminating by a method and etching into a desired shape. When this plasma / CVD method is used, hydrogen is present in the plasma, so that the conductive film made of an oxide such as ITO is reduced and its composition is changed to deteriorate the resistance value, the transmittance, and the like.
Therefore, the pixel electrode made of ITO needs to be adhered and formed after the step of forming and arranging the TFTs.
そこで、従来は、第2図(a)〜(e)に示すような方
法でアクティブマトリクス液晶表示装置を製造してい
る。即ち、第2図(a)に示すように、ガラス等の透明
な絶縁基板1の表面を洗浄する。この表面に金属(Cr、
Al、Ta等)を蒸着して金属膜を形成し、その後、金属膜
を第1回目のフォトリソグラフィ処理(レジスト塗布、
露光、現象、エッチング等を順次行なう処理)により、
同図(b)に示すように、絶縁基板1の表面にゲート電
極2およびゲートライン(図示せず)を形成する。Therefore, conventionally, an active matrix liquid crystal display device is manufactured by a method as shown in FIGS. That is, as shown in FIG. 2A, the surface of the transparent insulating substrate 1 such as glass is washed. Metal (Cr,
Al, Ta, etc.) is vapor-deposited to form a metal film, and then the metal film is subjected to a first photolithography process (resist coating,
Exposure, phenomenon, etching, etc.)
As shown in FIG. 3B, the gate electrode 2 and the gate line (not shown) are formed on the surface of the insulating substrate 1.
この後、ゲート電極2およびゲートライン(図示せず)
を覆って絶縁基板1上に絶縁膜(Si-N)およびアモルフ
ァスシリコン膜(a-Si:H)をプラズマ・CVD法により積
層形成し、これらを第2回目のフォトリソグラフィ処理
により、同図(c)に示すように、ゲート電極2および
ゲートラインを覆うようにゲート絶縁膜3およびアモル
ファスシリコン膜4を形成する。After this, the gate electrode 2 and the gate line (not shown)
Over the insulating substrate 1 to form an insulating film (Si-N) and an amorphous silicon film (a-Si: H) on the insulating substrate 1 by a plasma / CVD method, and these are formed by a second photolithography process. As shown in c), the gate insulating film 3 and the amorphous silicon film 4 are formed so as to cover the gate electrode 2 and the gate line.
この後、ゲート絶縁膜3およびアモルファスシリコン膜
4を覆うように、金属膜(Al等)を蒸着し、第3回目の
フォトリソグラフィ処理を行なうことにより、同図
(d)に示すように、ソース電極5、ドレイン電極6お
よびドレインライン(図示せず)を形成する。After that, a metal film (Al or the like) is vapor-deposited so as to cover the gate insulating film 3 and the amorphous silicon film 4, and a third photolithography process is performed, so that the source as shown in FIG. An electrode 5, a drain electrode 6 and a drain line (not shown) are formed.
そして、最後に、ソース電極5、ドレイン電極6および
ドレインライン(図示せず)を覆うようにして絶縁基板
1上にITOからなる透明な導電膜を蒸着等により形成
し、この導電膜を第4回目のフォトリソグラフィ処理に
より、絶縁基板1上に画素電極7をマトリクス状に形成
する。この場合、画素電極7はそれぞれソース電極5の
一部に重なっており、これによりソース電極5と電気的
に接続されている。Then, finally, a transparent conductive film made of ITO is formed on the insulating substrate 1 by vapor deposition or the like so as to cover the source electrode 5, the drain electrode 6, and the drain line (not shown). The pixel electrodes 7 are formed in a matrix on the insulating substrate 1 by the photolithography process of the first time. In this case, each of the pixel electrodes 7 overlaps a part of the source electrode 5 and is electrically connected to the source electrode 5.
しかしながら、このような製造方法では、レジスト塗
布、露光、現像、エッチング等を順次行なうフォトリソ
グラフィ処理を4回も繰り返して行なわなければならな
いので、生産性および歩留りが悪く、結果的にコスト高
になるという問題があった。However, in such a manufacturing method, the photolithography process of sequentially performing resist coating, exposure, development, etching and the like must be repeated four times, resulting in poor productivity and yield, resulting in high cost. There was a problem.
[発明の目的] この発明は上述した事情に鑑みてなされたもので、その
目的とするところは、フォトリソグラフィ処理の回数を
少なくして製造工程の簡素化を図り、低コストで品質の
良いものを得ることができるアクティブマトリクス液晶
表示装置の製造方法を提供することにある。[Object of the Invention] The present invention has been made in view of the above circumstances, and an object of the present invention is to reduce the number of times of photolithography processing to simplify the manufacturing process, and to achieve low cost and high quality. An object of the present invention is to provide a method for manufacturing an active matrix liquid crystal display device capable of obtaining the above.
[発明の要点] この発明は上述した目的を達成するために、第1の工程
で、透明な絶縁基板上に透明導電膜および金属膜を積層
形成し、第2の工程で、前記透明導電膜および金属膜か
らなる導電体により、画素電極部をマトリクス状に形成
するとともに、この画素電極部間に電極部とこの電極部
に繋がったライン部とからなる導電部を形成し、かつ前
記導電体上の所定の箇所に絶縁膜およびアモルファス半
導体膜を積層形成することにより複数のトランジスタ素
子領域を形成し、第3の工程で、前記金属膜のうち、少
なくとも画素電極部に積層された金属膜を除去して前記
透明導電膜のみからなる透明な画素電極を形成し、第4
の工程で、前記トランジスタ素子領域の半導体膜に接続
される導電体膜を所定の形状に形成するようにしたこと
を要点とする。[Summary of the Invention] In order to achieve the above-mentioned object, according to the present invention, a transparent conductive film and a metal film are laminated on a transparent insulating substrate in a first step, and the transparent conductive film is formed in a second step. And a conductor formed of a metal film, the pixel electrode portion is formed in a matrix, and a conductive portion including an electrode portion and a line portion connected to the electrode portion is formed between the pixel electrode portions, and the conductor is formed. A plurality of transistor element regions are formed by laminating an insulating film and an amorphous semiconductor film on a predetermined portion above, and in the third step, among the metal films, the metal film laminated on at least the pixel electrode portion is formed. And removing the transparent pixel electrode to form a transparent pixel electrode,
The essential point is that the conductor film connected to the semiconductor film in the transistor element region is formed into a predetermined shape in the step of.
[実施例] 以下、第1A図および第1B図を参照して、この発明の一実
施例を工程順に説明する。[Embodiment] An embodiment of the present invention will be described below in the order of steps with reference to FIGS. 1A and 1B.
第1A図(A)(a)において、10はガラス等の透明な絶
縁基板である。この絶縁基板10を洗浄した後、その上面
にITO(Indiun(In)‐Tin(Sn)‐Oxide)からなる透
明導電膜11を500Å程度の厚さで蒸着するとともに、こ
の透明導電膜11上にCr、Ni、Mo等の金属からなる金属膜
12を1000Å程度の厚さで蒸着する。この後、積層された
各膜11、12はフォトリソグラフィ処理により、絶縁基板
10上に画素電極部15をマトリクス状に多数(図では1つ
のみを示す)形成するとともに、この画素電極部15に対
応するゲート電極13およびゲートライン部14を形成す
る。即ち、レジスト塗布、露光、現像処理により金属膜
12上にレジストパターン(図示せず)を形成し、このレ
ジストパターンで所定の形状に金属膜12を被い、残余の
露出した金属膜12およびその下層の透明導電膜11をエッ
チングすることにより、第1A図 (A)(a)に示すように、絶縁基板10上に透明導電膜
11および金属膜12からなるゲート電極13、ゲートライン
部14、画素電極部15を形成する。In FIG. 1A (A) (a), 10 is a transparent insulating substrate such as glass. After cleaning the insulating substrate 10, a transparent conductive film 11 made of ITO (Indiun (In) -Tin (Sn) -Oxide) is vapor-deposited on the upper surface of the insulating substrate 10 to a thickness of about 500 Å, and on the transparent conductive film 11. Metal film made of metal such as Cr, Ni, Mo
Evaporate 12 to a thickness of about 1000Å. After that, each of the laminated films 11 and 12 is subjected to a photolithography process to form an insulating substrate.
A large number (only one is shown in the figure) of pixel electrode portions 15 are formed in a matrix on the gate electrode 10, and a gate electrode 13 and a gate line portion 14 corresponding to the pixel electrode portions 15 are formed. That is, a metal film is formed by applying resist, exposing and developing.
By forming a resist pattern (not shown) on 12 and covering the metal film 12 in a predetermined shape with this resist pattern, and etching the remaining exposed metal film 12 and the transparent conductive film 11 thereunder, As shown in FIGS. 1A (A) (A), a transparent conductive film is formed on the insulating substrate 10.
A gate electrode 13, a gate line portion 14, and a pixel electrode portion 15 composed of 11 and the metal film 12 are formed.
次に、第1A図(B)(b)に示すように、金属膜12を覆
うように、ゲート絶縁膜16および2層のアモルファスシ
リコン膜17をプラズマ・CVD法で連続して積層形成す
る。この場合、ゲート絶縁膜16はチッ化シリコン(Si3N
4)からなり、その厚さが3000Å程度に成膜される。2
層のアモルファスシリコン膜17は活性アモルファスシリ
コン層(i-a-Si)17aと、イオンをドープしたアモルフ
ァスシリコン層(n+-a-Si)17bとからなり、下側の活性
アモルファスシリコン層17aの厚さは3000Å程度で、上
側のアモルファスシリコン層17bは300Å程度となってい
る。この場合、プラズマ・CVD法でゲート絶縁膜16およ
び2層のアモルファスシリコン膜17を形成しても、ITO
からなる透明導電膜11は金属膜12で保護されているの
で、プラズマ中の水素で導電体膜11が還元されてその組
成が変化することはない。この後、積層されたゲート絶
縁膜16および2層のアモルファスシリコン膜17をフォト
リソグラフィ処理によりパターンニングしてトランジス
タ素子領域を形成する。即ち、アモルファスシリコン膜
17上にレジストパターンを形成し、このレジストパター
ン(図示せず)でゲート絶縁膜16および2層のアモルフ
ァスシリコン膜17をエッチングすると、第1A図(B)
(b)に示すように、ゲート電極13およびゲートライン
部14の一部を覆う部分のみにゲート絶縁膜16および2層
のアモルファスシリコン膜17が残る。Next, as shown in FIGS. 1A (B) and (B), the gate insulating film 16 and the two-layer amorphous silicon film 17 are continuously formed by plasma / CVD so as to cover the metal film 12. In this case, the gate insulating film 16 is made of silicon nitride (Si 3 N
4 ) and is deposited to a thickness of about 3000Å. Two
The layer amorphous silicon film 17 is composed of an active amorphous silicon layer (ia-Si) 17a and an ion-doped amorphous silicon layer (n + -a-Si) 17b, and the thickness of the lower active amorphous silicon layer 17a. Is about 3000Å, and the upper amorphous silicon layer 17b is about 300Å. In this case, even if the gate insulating film 16 and the two-layer amorphous silicon film 17 are formed by the plasma / CVD method, the ITO
Since the transparent conductive film 11 made of is protected by the metal film 12, the composition of the conductive film 11 does not change due to reduction of the conductive film 11 by hydrogen in plasma. Thereafter, the laminated gate insulating film 16 and the two-layer amorphous silicon film 17 are patterned by photolithography to form a transistor element region. That is, amorphous silicon film
When a resist pattern is formed on 17 and the gate insulating film 16 and the two-layer amorphous silicon film 17 are etched by this resist pattern (not shown), FIG. 1A (B)
As shown in (b), the gate insulating film 16 and the two-layer amorphous silicon film 17 are left only in a portion which covers a part of the gate electrode 13 and the gate line portion 14.
この後、第1A図(C)(c)に示すように、最初に積層
形成された透明導電膜11および金属膜12のうち、金属膜
の不要な部分をエッチングにより除去する。即ち前記第
1A図(B)(b)で示す工程によって形成されたアモル
ファスシリコン膜17をレジストとし露出した金属膜12を
エッチングする。すると、画素電極部15はITOの透明導
電膜11のみからなる透明な画素電極15aとなるととも
に、アモルファスシリコン膜17で覆われていない部分の
ゲートライン部14もITOの透明導電膜11のみからなる透
明なゲートライン膜14aとなる。Thereafter, as shown in FIGS. 1A (C) and (c), unnecessary portions of the metal film are removed by etching from the transparent conductive film 11 and the metal film 12 which are initially formed in layers. That is, the above
The exposed metal film 12 is etched using the amorphous silicon film 17 formed by the process shown in FIGS. 1A (B) and (B) as a resist. Then, the pixel electrode portion 15 becomes the transparent pixel electrode 15a composed only of the ITO transparent conductive film 11, and the gate line portion 14 which is not covered with the amorphous silicon film 17 is also composed only of the ITO transparent conductive film 11. It becomes the transparent gate line film 14a.
次に、第1B図(D)(d)に示すように、金属膜12が除
去されたITOからなる透明導電膜11およびアモルファス
シリコン膜17を覆うようにアルミニューム(Al)を1μ
m程度の厚さで蒸着し、この金属膜18をフォトリソグラ
フィにより所定のパターンに形成処理する。即ち、金属
膜18の上にレジストア膜19を形成して露光、現像を行な
った後、この金属膜18をエッチングして、ドレイン電極
20、ドレインライン21、ソース電極22を形成するととも
に、透明導電膜11からなるゲートライン膜14a上に金属
膜18を形成する。このとき、金属膜18上のレジスト膜19
は残しておく。なお、ソース電極22はアモルファスシリ
コン膜17から画素電極部15の金属膜12の端部に跨って形
成され、透明な画素電極15aと電気的に接続されてい
る。Next, as shown in FIGS. 1B (D) and (d), 1 μm of aluminum (Al) is formed so as to cover the transparent conductive film 11 made of ITO and the amorphous silicon film 17 from which the metal film 12 is removed.
The metal film 18 is vapor-deposited to a thickness of about m, and the metal film 18 is formed into a predetermined pattern by photolithography. That is, a resist film 19 is formed on the metal film 18, exposed and developed, and then the metal film 18 is etched to form a drain electrode.
20, the drain line 21, and the source electrode 22 are formed, and the metal film 18 is formed on the gate line film 14a made of the transparent conductive film 11. At this time, the resist film 19 on the metal film 18
Leave. The source electrode 22 is formed from the amorphous silicon film 17 to the end of the metal film 12 of the pixel electrode portion 15, and is electrically connected to the transparent pixel electrode 15a.
この金属膜18上にレジスト膜19を残した状態で、表面に
露呈するアモルファスシリコン層(n+-a-Si)17bを第1B
図(E)(e)に示すように、エッチング処理により取
り除く。そして、レジスト膜19を取り除くと、第1B図
(F)(f)に示すように、透明な絶縁基板10の上面に
透明な画素電極15aがマトリクス状に配列形成されると
ともに、透明なゲートライン膜14a上に金属膜18が覆わ
れたゲートライン14bが形成され、かつ透明な画素電極1
5aに対応して逆スタッガード構造のTFTが電気的に接続
された状態で形成される。With the resist film 19 left on the metal film 18, an amorphous silicon layer (n + -a-Si) 17b exposed on the surface is formed on the first B layer.
As shown in FIGS. (E) and (e), it is removed by etching. Then, when the resist film 19 is removed, as shown in FIGS. 1B (F) and (f), the transparent pixel electrodes 15a are arranged in a matrix on the upper surface of the transparent insulating substrate 10, and the transparent gate lines are formed. A transparent pixel electrode 1 in which a gate line 14b covered with a metal film 18 is formed on the film 14a
A TFT having an inverted staggered structure is formed corresponding to 5a in an electrically connected state.
このようなアクティブマトリクス液晶表示装置の製造方
法によれば、3回のフォトリソグラフィ処理で、透明な
絶縁基板10上に透明な画素電極15aをマトリクス状に形
成することができるとともに、この透明な画素電極15a
に対応する逆スタッガード構造のTFTを形成することが
できるので、製造工程の簡素化を図ることができ、生産
性に優れ、安価に製作することができる。特に、最初の
工程でITOの透明導電膜11と金属膜12とからなる画素電
極部15を形成し、これ以後の工程で、プラズマ・CVD法
でゲート絶縁膜16および2層のアモルファスシリコン膜
17を形成しても、画素電極部15の透明導電膜11は金属膜
12で保護されるので、プラズマ中の水素で透明導電膜11
が還元され、その組成が変化して、抵抗値や透過率等が
低下することがなく、良好に製造することができるとと
もに、品質の高いものを得ることができる。また、ゲー
トライン14bは透明電極膜11の上にドレイン電極20およ
びソース電極22と同じ金属膜18が形成されているので、
単なる透明導電膜11からなるゲートライン膜14aが断線
しても、この金属膜18でゲートライン14b全体の断線を
防ぐことができ、導通信頼性に優れ、歩留りの向上を図
ることができる。According to such a method for manufacturing an active matrix liquid crystal display device, the transparent pixel electrodes 15a can be formed in a matrix on the transparent insulating substrate 10 by three photolithography processes, and the transparent pixels can be formed. Electrode 15a
Since a TFT having an inverted staggered structure corresponding to can be formed, the manufacturing process can be simplified, the productivity is excellent, and the manufacturing cost is low. Particularly, in the first step, the pixel electrode portion 15 composed of the ITO transparent conductive film 11 and the metal film 12 is formed, and in the subsequent steps, the gate insulating film 16 and the two-layer amorphous silicon film are formed by the plasma / CVD method.
Even if 17 is formed, the transparent conductive film 11 of the pixel electrode portion 15 is a metal film.
As it is protected by 12, transparent conductive film 11
Is reduced, the composition thereof is changed, and the resistance value, the transmittance, and the like are not lowered, and good production can be performed and high quality products can be obtained. Further, since the gate line 14b has the same metal film 18 as the drain electrode 20 and the source electrode 22 formed on the transparent electrode film 11,
Even if the gate line film 14a made of the transparent conductive film 11 is simply broken, the metal film 18 can prevent the entire gate line 14b from being broken, and the conduction reliability is excellent and the yield can be improved.
[発明の効果] 以上詳細に説明したように、この発明は第1の工程で、
透明な絶縁基板上に透明導電膜および金属層を積層形成
し、第2の工程で、前記透明導電膜および金属層からな
る導電体により、画素電極部をマトリクス状に形成する
とともに、この画素電極部間に電極部とこの電極部に繋
がったライン部とからなる導電部を形成し、かつ前記導
電体上の所定の箇所に絶縁膜およびアモルファス半導体
膜を積層形成することにより複数のトランジスタ素子領
域を形成し、第3の工程で、前記金属膜のうち、少なく
とも画素電極部に積層された金属膜を除去して前記透明
導電膜のみからなる透明な画素電極を形成し、第4の工
程で、前記トランジスタ素子領域の半導体膜に接続され
る導電体膜を所定の形状に形成するようにしたので、フ
ォトリソグラフィ処理の回数を少なくして製造工程の簡
素化を図り、低コストで品質の良いものを得ることがで
きる。EFFECTS OF THE INVENTION As described in detail above, the present invention is the first step,
A transparent conductive film and a metal layer are laminated and formed on a transparent insulating substrate, and in a second step, pixel electrodes are formed in a matrix with a conductor composed of the transparent conductive film and the metal layer. A plurality of transistor element regions are formed by forming a conductive portion composed of an electrode portion and a line portion connected to the electrode portion between the portions, and forming an insulating film and an amorphous semiconductor film at a predetermined position on the conductor. And in the third step, at least the metal film laminated on the pixel electrode portion of the metal film is removed to form a transparent pixel electrode composed of only the transparent conductive film. Since the conductor film connected to the semiconductor film in the transistor element region is formed in a predetermined shape, the number of photolithography processes can be reduced to simplify the manufacturing process and reduce the cost. It is possible to obtain a good quality in the door.
第1A図および第1B図はこの発明の一実施例を示し、第1A
図および第1B図の(A)〜(E)はアクティブマトリク
ス液晶表示装置の製造工程を示す要部断面図、第1A図お
よび第1B図の(a)〜(e)はその要部平面図、第2図
(a)〜(e)は従来の製造工程を示す要部断面図であ
る。 10……透明な絶縁基板、11……透明導電膜、12……金属
膜、13……ゲート電極、14……ゲートライン部、14a…
…ゲートライン膜、14b……ゲートライン、15……画素
電極部、15a……画素電極、16……ゲート絶縁膜、17…
…2層のアモルファスシリコン膜、17a……活性アモル
ファスシリコン膜、17b……アモルファスシリコン膜、1
8……金属膜、20……ドレイン電極、22……ソース電
極。FIG. 1A and FIG. 1B show an embodiment of the present invention.
(A) to (E) of FIG. 1 and FIG. 1B are cross-sectional views of the main part showing the manufacturing process of the active matrix liquid crystal display device, and (a) to (e) of FIG. 1A and FIG. 2 (a) to 2 (e) are cross-sectional views of relevant parts showing a conventional manufacturing process. 10 ... Transparent insulating substrate, 11 ... Transparent conductive film, 12 ... Metal film, 13 ... Gate electrode, 14 ... Gate line section, 14a ...
… Gate line film, 14b …… Gate line, 15 …… Pixel electrode part, 15a …… Pixel electrode, 16 …… Gate insulating film, 17…
… Two layers of amorphous silicon film, 17a …… Active amorphous silicon film, 17b …… Amorphous silicon film, 1
8 …… Metal film, 20 …… Drain electrode, 22 …… Source electrode.
Claims (1)
を積層する第1の工程と、 この透明導電膜と金属膜とが積層された導電体により、
画素電極部をマトリックス状に形成するとともに、この
画素電極部間に電極部とこの電極部に繋がったライン部
とからなる導電部を形成し、かつ前記導電体上の所定の
箇所に絶縁膜およびアモルファス半導体膜を積層形成す
ることにより複数のトランジスタ素子領域を形成する第
2の工程と、 前記第1の工程で形成された金属膜のうち、少なくとも
前記画素電極部に積層された金属膜を除去して、前記透
明導電膜のみからなる透明な画素電極を形成する第3の
工程と、 前記第2の工程で形成されたトランジスタ素子領域の半
導体膜に接続される導電体膜を所定の形状に形成する第
4の工程と、 を具備することを特徴とするアクティブマトリクス液晶
表示装置の製造方法。1. A first step of laminating a transparent conductive film and a metal film on a transparent insulating substrate, and a conductor in which the transparent conductive film and the metal film are laminated,
The pixel electrode portion is formed in a matrix, a conductive portion including an electrode portion and a line portion connected to the electrode portion is formed between the pixel electrode portions, and an insulating film and an insulating film are formed at predetermined locations on the conductor. A second step of forming a plurality of transistor element regions by stacking an amorphous semiconductor film, and removing at least the metal film stacked in the pixel electrode portion among the metal films formed in the first step. Then, a third step of forming a transparent pixel electrode composed only of the transparent conductive film, and a conductor film connected to the semiconductor film of the transistor element region formed in the second step are formed into a predetermined shape. And a fourth step of forming the active matrix liquid crystal display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61253488A JPH079520B2 (en) | 1986-10-24 | 1986-10-24 | Method for manufacturing active matrix liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61253488A JPH079520B2 (en) | 1986-10-24 | 1986-10-24 | Method for manufacturing active matrix liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63106787A JPS63106787A (en) | 1988-05-11 |
| JPH079520B2 true JPH079520B2 (en) | 1995-02-01 |
Family
ID=17252080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61253488A Expired - Lifetime JPH079520B2 (en) | 1986-10-24 | 1986-10-24 | Method for manufacturing active matrix liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079520B2 (en) |
-
1986
- 1986-10-24 JP JP61253488A patent/JPH079520B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63106787A (en) | 1988-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926235A (en) | Active matrix liquid crystal display and method of making | |
| EP0372821B1 (en) | Liquid crystal display panel with reduced pixel defects | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR101183361B1 (en) | Array substrate for LCD and the fabrication method thereof | |
| JPH061314B2 (en) | Thin film transistor array | |
| US4990460A (en) | Fabrication method for thin film field effect transistor array suitable for liquid crystal display | |
| JPH04280231A (en) | Thin film transistor array substrate and manufacture thereof | |
| JP2711015B2 (en) | Matrix type display device | |
| JP2002190598A (en) | Thin film transistor array substrate and method of manufacturing the same | |
| JPH04313729A (en) | Liquid crystal display device | |
| JPH0580650B2 (en) | ||
| JPH0695186B2 (en) | Thin film transistor array | |
| JP2598420B2 (en) | Thin film transistor and method of manufacturing the same | |
| JPH0830822B2 (en) | Method for manufacturing active matrix liquid crystal display device | |
| JPH08179362A (en) | Thin film transistor array substrate | |
| JPH0812539B2 (en) | Display device and manufacturing method thereof | |
| JPH079520B2 (en) | Method for manufacturing active matrix liquid crystal display device | |
| JPH03114028A (en) | Thin film transistor matrix and its production | |
| JPH0627981B2 (en) | Display electrode array for active matrix type display device and manufacturing method thereof | |
| JPH079994B2 (en) | Method for manufacturing active matrix liquid crystal display device | |
| JPH04111323A (en) | Manufacturing method of thin film transistor | |
| JPH03790B2 (en) | ||
| JPH0685440B2 (en) | Thin film transistor | |
| JPH0586870B2 (en) | ||
| KR100611043B1 (en) | Liquid crystal display device manufacturing method |