JPH0795583B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0795583B2 JPH0795583B2 JP63273434A JP27343488A JPH0795583B2 JP H0795583 B2 JPH0795583 B2 JP H0795583B2 JP 63273434 A JP63273434 A JP 63273434A JP 27343488 A JP27343488 A JP 27343488A JP H0795583 B2 JPH0795583 B2 JP H0795583B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- type impurity
- conductivity type
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体内にある形成された不純物の相互拡散を
防止した半導体装置およびその製造方法に関するもので
ある。
防止した半導体装置およびその製造方法に関するもので
ある。
従来の技術 従来の半導体装置においては、第４図に示すように半導
体基板21に形成した一導電型不純物層たとえばｎ型不純
物22を含有した半導体基板あるいは多結晶硅素膜24と、
前記と反対導電型不純物たとえばＰ型不純物23を含有し
た半導体基板あるいは多結晶硅素膜25とを電気的に接続
する場合PN接合の形成をさけるため一度アルミニウムな
どの金沿導電体層26を介して行っていた。
体基板21に形成した一導電型不純物層たとえばｎ型不純
物22を含有した半導体基板あるいは多結晶硅素膜24と、
前記と反対導電型不純物たとえばＰ型不純物23を含有し
た半導体基板あるいは多結晶硅素膜25とを電気的に接続
する場合PN接合の形成をさけるため一度アルミニウムな
どの金沿導電体層26を介して行っていた。
また、低濃度不純物を含有する高抵抗半導体を抵抗体と
して用いた場合、高濃度不純物を含有する低抵抗半導体
と接続した場合、低抵抗半導体の不純物が高抵抗半導体
側へ拡散するため、前記高抵抗体の長さを長くしておく
必要があった。
して用いた場合、高濃度不純物を含有する低抵抗半導体
と接続した場合、低抵抗半導体の不純物が高抵抗半導体
側へ拡散するため、前記高抵抗体の長さを長くしておく
必要があった。
発明が解決しようとする課題 従来例のように、異なる導電型を有する多結晶硅素膜の
接続を、金属導電体層を介して行った場合、金属導電体
膜とそれぞれの多結晶硅素膜の接続領域が必要であり高
密度化の妨げとなっていた。また、半導体基板に形成さ
れた不純物層に直接金属層を形成した場合、金属と半導
体との相互拡散、あるいは、金属として高融点金属を用
いた場合、不純物イオンと金属との相互拡散により、不
純物層の特性が劣化するという問題があった。
接続を、金属導電体層を介して行った場合、金属導電体
膜とそれぞれの多結晶硅素膜の接続領域が必要であり高
密度化の妨げとなっていた。また、半導体基板に形成さ
れた不純物層に直接金属層を形成した場合、金属と半導
体との相互拡散、あるいは、金属として高融点金属を用
いた場合、不純物イオンと金属との相互拡散により、不
純物層の特性が劣化するという問題があった。
課題を解決するための手段 本発明は、上述の問題点を解決するため、異なる導電型
を有する半導体の接続領域に前記導電型不純物の拡散を
防止する不順物イオンを注入させるという構成を備えた
ものである。また、一導電型半導体基板と金属層の接続
領域に前記半導体および半導体中の導電型不純物と前記
金属の相互拡散を防止する不純物イオンを注入させると
いう構成を備えたものである。
を有する半導体の接続領域に前記導電型不純物の拡散を
防止する不順物イオンを注入させるという構成を備えた
ものである。また、一導電型半導体基板と金属層の接続
領域に前記半導体および半導体中の導電型不純物と前記
金属の相互拡散を防止する不純物イオンを注入させると
いう構成を備えたものである。
作用 本発明は上述の構成によって、異なる導電型の接続領域
に注入した拡散防止不純物イオンが、半導体中の導電型
不純物イオンの拡散を防止するため、異なる導電型の半
導体を直接接続しても、不純物の相互拡散を生じない、
電気的に良好な接続を形成することが可能となる。ま
た、一導電型の半導体と金属の接続領域に注入した拡散
防止不純物イオンが前記と同様に、半導体中の不純物と
金属イオンの相互拡散を防止し、特性劣化のない、半導
体と金属層との接続を可能にする。
に注入した拡散防止不純物イオンが、半導体中の導電型
不純物イオンの拡散を防止するため、異なる導電型の半
導体を直接接続しても、不純物の相互拡散を生じない、
電気的に良好な接続を形成することが可能となる。ま
た、一導電型の半導体と金属の接続領域に注入した拡散
防止不純物イオンが前記と同様に、半導体中の不純物と
金属イオンの相互拡散を防止し、特性劣化のない、半導
体と金属層との接続を可能にする。
実 施 例 第１図は本発明の一実施例による半導体装置の概略構成
を示すものであって、１は半導体基板、２および３は互
いに異なる導電型、たとえば２はｎ型、３はｐ型導電型
を示す不純物を導入した不純物導入領域である。４は絶
縁物膜、５はｎ型不純物を含む多結晶硅素膜、６はＰ型
不純物を含む多結晶硅素膜であり、７は窒素イオンをイ
オン注入法によりたとえば1.5KeVで４×1016イオン/cm2
注入したバリア領域である。８は低抵抗導電体層たとえ
ばチタン等の高融点金属あるいはチタンシリサイドなど
である。
を示すものであって、１は半導体基板、２および３は互
いに異なる導電型、たとえば２はｎ型、３はｐ型導電型
を示す不純物を導入した不純物導入領域である。４は絶
縁物膜、５はｎ型不純物を含む多結晶硅素膜、６はＰ型
不純物を含む多結晶硅素膜であり、７は窒素イオンをイ
オン注入法によりたとえば1.5KeVで４×1016イオン/cm2
注入したバリア領域である。８は低抵抗導電体層たとえ
ばチタン等の高融点金属あるいはチタンシリサイドなど
である。
上記構成における半導体装置において、多結晶半導体膜
中の不純物の相互拡散は、窒素イオン注入領域で阻止さ
れ、相互の電気的接続は高融点金属を介して行われる第
３図に多結晶硅素膜と高融点金属膜の接続抵抗と窒素イ
オン注入量の関係を示す。第３図より明らかなように、
中入量が５×1016イオン/cm2以下ではほとんど接続抵抗
が増加しない。また、不純物の拡散防止のためには、注
入量が多い程よい。したがって、不純物の拡散を防止
し、かつ良好な電気的接続を得るためにイオン注入量は
５×1016イオン/cm2以下で行った。
中の不純物の相互拡散は、窒素イオン注入領域で阻止さ
れ、相互の電気的接続は高融点金属を介して行われる第
３図に多結晶硅素膜と高融点金属膜の接続抵抗と窒素イ
オン注入量の関係を示す。第３図より明らかなように、
中入量が５×1016イオン/cm2以下ではほとんど接続抵抗
が増加しない。また、不純物の拡散防止のためには、注
入量が多い程よい。したがって、不純物の拡散を防止
し、かつ良好な電気的接続を得るためにイオン注入量は
５×1016イオン/cm2以下で行った。
第２の実施例を第２図にもとづいて説明する。10は一導
電型半導体基板、11は絶縁物膜、12は高濃度に不純物を
含有する低抵抗多結晶硅素膜、13は低濃度の不純物を含
有する高抵抗多結晶硅素膜であり、14は不純物拡散防止
イオン注入層である。
電型半導体基板、11は絶縁物膜、12は高濃度に不純物を
含有する低抵抗多結晶硅素膜、13は低濃度の不純物を含
有する高抵抗多結晶硅素膜であり、14は不純物拡散防止
イオン注入層である。
本実施例は、低抵抗半導体領域の不純物が、低抵抗領域
に拡散するのを防止するのが目的である。上記目的を達
成するため、前記のように、高濃度不純物層と低濃度不
純物層の接続領域に窒素あるいは炭素などの拡散防止イ
オンをイオン注入法により注入形成すことにより、前記
異なる濃度の不純物層を電気的に接続するとともに低濃
度不純物層を抵抗層として利用するものである。上記構
成によれば従来例と異なり、抵抗層のパターンの長さを
大きくすることなく高抵抗層を高密度に形成することが
できる。
に拡散するのを防止するのが目的である。上記目的を達
成するため、前記のように、高濃度不純物層と低濃度不
純物層の接続領域に窒素あるいは炭素などの拡散防止イ
オンをイオン注入法により注入形成すことにより、前記
異なる濃度の不純物層を電気的に接続するとともに低濃
度不純物層を抵抗層として利用するものである。上記構
成によれば従来例と異なり、抵抗層のパターンの長さを
大きくすることなく高抵抗層を高密度に形成することが
できる。
発明の効果 本発明の方法によれば、異なる不純物濃度を有する半導
体および異なる導電型を示す半導体を電気的直接接続す
ることができ、かつ、それぞれの不純物の相互拡散を防
止することができるため、それぞれの不純物濃度および
導電型に影響を与えることなく、高密度の半導体装置を
形成することができる。
体および異なる導電型を示す半導体を電気的直接接続す
ることができ、かつ、それぞれの不純物の相互拡散を防
止することができるため、それぞれの不純物濃度および
導電型に影響を与えることなく、高密度の半導体装置を
形成することができる。
第１図は本発明の第１の実施例を説明するための構造断
面図、第２図は本発明の第２の実施例を説明するための
構造断面図、第３図は本発明の実施例の電気特性図、第
４図は従来例を説明するための構造断面図である １……半導体基板、２……導電型不純物層、３……他の
導電型不純物層、７……ベリア領域。
面図、第２図は本発明の第２の実施例を説明するための
構造断面図、第３図は本発明の実施例の電気特性図、第
４図は従来例を説明するための構造断面図である １……半導体基板、２……導電型不純物層、３……他の
導電型不純物層、７……ベリア領域。
Claims (3)
- 【請求項１】半導体基板に形成された第１の導電型不純
物層及び第２の導電型不純物層と、非導電型不純物イオ
ンが注入されるとともに前記第１の導電型不純物層及び
前記第２の導電型不純物層に接続され、前記第１の導電
型不純物層及び前記第２の導電型不純物層間の相互拡散
を防止する低濃度の非導電型不純物イオン注入層と、前
記非導電型不純物イオン注入層上に形成された低抵抗導
体層とを有する半導体装置。 - 【請求項２】非導電型不純物イオンが窒素であり、その
注入量が５×1016イオン/cm2以下であることを特徴とす
る特許請求の範囲第１項に記載の半導体装置。 - 【請求項３】絶縁膜上に形成された低濃度の不純物を有
する第１の多結晶硅素層及び高濃度の不純物を有する第
２の多結晶硅素層と、非導電型不純物イオンが注入され
るとともに前記第１の多結晶硅素層と第２の多結晶硅素
層間に形成された不純物拡散防止層とを有し、前記不純
物拡散防止層に注入される不純物イオンが前記第１の多
結晶硅素層と前記第２の多結晶硅素層間の電気的接続が
とれる量の低濃度であること特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273434A JPH0795583B2 (ja) | 1988-10-28 | 1988-10-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273434A JPH0795583B2 (ja) | 1988-10-28 | 1988-10-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02119263A JPH02119263A (ja) | 1990-05-07 |
| JPH0795583B2 true JPH0795583B2 (ja) | 1995-10-11 |
Family
ID=17527853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63273434A Expired - Fee Related JPH0795583B2 (ja) | 1988-10-28 | 1988-10-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795583B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5246798B2 (ja) * | 1974-03-05 | 1977-11-28 | ||
| US3976511A (en) * | 1975-06-30 | 1976-08-24 | Ibm Corporation | Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment |
-
1988
- 1988-10-28 JP JP63273434A patent/JPH0795583B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02119263A (ja) | 1990-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4051504A (en) | Ion implanted zener diode | |
| DE2954501C2 (ja) | ||
| KR930010087B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| US4985743A (en) | Insulated gate bipolar transistor | |
| US4454523A (en) | High voltage field effect transistor | |
| US5414290A (en) | IGBT with self-aligning cathode pattern and method for producing it | |
| US4385433A (en) | Method of forming metal silicide interconnection electrodes in I2 L-semiconductor devices | |
| US3786318A (en) | Semiconductor device having channel preventing structure | |
| CA1203920A (en) | Polycrystalline silicon interconnections for bipolar transistor flip-flop | |
| KR920004175B1 (ko) | 반도체장치의 제조방법 | |
| DE112019003399B4 (de) | Halbleitervorrichtung | |
| US3596149A (en) | Semiconductor integrated circuit with reduced minority carrier storage effect | |
| US4544937A (en) | Formation of normal resistors by degenerate doping of substrates | |
| GB2168845A (en) | Electrode arrangement for semiconductor devices | |
| DE2753320C2 (de) | Thyristor | |
| US4183037A (en) | Semiconductor device | |
| KR940002834B1 (ko) | 반도체 집적회로와 그 제조방법 | |
| JPH0795583B2 (ja) | 半導体装置 | |
| US4247343A (en) | Method of making semiconductor integrated circuits | |
| EP0343879B1 (en) | Bipolar transistor and method of making the same | |
| US4829361A (en) | Semiconductor device | |
| US4575746A (en) | Crossunders for high density SOS integrated circuits | |
| JPS6329828B2 (ja) | ||
| US6215167B1 (en) | Power semiconductor device employing field plate and manufacturing method thereof | |
| DE3147505C2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |