JPH079750B2 - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH079750B2 JPH079750B2 JP60016540A JP1654085A JPH079750B2 JP H079750 B2 JPH079750 B2 JP H079750B2 JP 60016540 A JP60016540 A JP 60016540A JP 1654085 A JP1654085 A JP 1654085A JP H079750 B2 JPH079750 B2 JP H079750B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- chip
- memory device
- connection
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Structure Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、磁気バブルメモリ装置等のチップを搭載した
配線基板の電気部品装置に係り、特に、上記磁気バブル
メモリ装置を小型化にして多端子に形成するのに好適な
配線基板に関する。
配線基板の電気部品装置に係り、特に、上記磁気バブル
メモリ装置を小型化にして多端子に形成するのに好適な
配線基板に関する。
〔発明の背景〕 従来の磁気バブルメモリ装置の配線基板は、例えば、特
開昭57−8981号に記載のように、同一基板面にバブルチ
ップを中央部に搭載し、外部接続端子の接続部を上記バ
ブルチップの周辺部に設けた構造となっていた。上記外
部接続端子の接続部を形成する面積は、上記配線基板の
面積のかなりの部分を占めるため、端子数を一定レベル
以上に増加する場合、上記接続部の面積が増加し、その
ため、上記配線基板が大きくなって上記磁気バブルメモ
リ装置全体が大型になるのが避けられない問題となり、
上記配線基板の高密度化に伴う多端子化と、上記磁気バ
ブルメモリ装置の小型化の要求に応じられない問題点と
なっていた。
開昭57−8981号に記載のように、同一基板面にバブルチ
ップを中央部に搭載し、外部接続端子の接続部を上記バ
ブルチップの周辺部に設けた構造となっていた。上記外
部接続端子の接続部を形成する面積は、上記配線基板の
面積のかなりの部分を占めるため、端子数を一定レベル
以上に増加する場合、上記接続部の面積が増加し、その
ため、上記配線基板が大きくなって上記磁気バブルメモ
リ装置全体が大型になるのが避けられない問題となり、
上記配線基板の高密度化に伴う多端子化と、上記磁気バ
ブルメモリ装置の小型化の要求に応じられない問題点と
なっていた。
本発明は上記問題点を解決しようとするもので、その目
的は、外部接続端子を形成する接続部配線基板を、チッ
プの搭載部配線基板に対し折り返して層構造を形成さ
せ、上記外部接続端子を形成する接続部の配線基板の面
積を減少することなく、上記チップ搭載部配線基板の面
積を大にすることを可能にし、磁気バブルメモリ装置の
多端子化と、小型化を実現出来る磁気バブルメモリ装置
及びその配線基板構造を提供することにある。
的は、外部接続端子を形成する接続部配線基板を、チッ
プの搭載部配線基板に対し折り返して層構造を形成さ
せ、上記外部接続端子を形成する接続部の配線基板の面
積を減少することなく、上記チップ搭載部配線基板の面
積を大にすることを可能にし、磁気バブルメモリ装置の
多端子化と、小型化を実現出来る磁気バブルメモリ装置
及びその配線基板構造を提供することにある。
本発明は、上記目的を達成するため、基板にチップを搭
載すると共に、外部接続端子の接続部を設けて成る配線
基板において、該配線基板の接続部を除いたチップ周辺
部をモールドで取り囲んた構造を支持体とし、該接続部
を該支持体の両側に折り返して配設し、該チップと３層
構造を形成したことを特徴とする磁気バブルメモリ装置
の上記配線基板構造をその手段とするものであって、上
記磁気バブルメモリ装置の高密度化、多端子化を可能に
して、かつ、小型化が実現出来るものである。
載すると共に、外部接続端子の接続部を設けて成る配線
基板において、該配線基板の接続部を除いたチップ周辺
部をモールドで取り囲んた構造を支持体とし、該接続部
を該支持体の両側に折り返して配設し、該チップと３層
構造を形成したことを特徴とする磁気バブルメモリ装置
の上記配線基板構造をその手段とするものであって、上
記磁気バブルメモリ装置の高密度化、多端子化を可能に
して、かつ、小型化が実現出来るものである。
以下、本発明の一実施例を図面に基ずき説明する。
第１図は本発明の第１実施例を示す斜視図であり、磁気
バブルメモリ装置におけるチップを搭載した配線基板構
造を示す。
バブルメモリ装置におけるチップを搭載した配線基板構
造を示す。
バブルチップ１（破線で示す）を搭載した配線基板２に
駆動コイル等の必要部品（図示せず）を組込んだ後、樹
脂モールド３を行い、角部４（４−1,4−2,4−3,4−
４）で配線基板２を取出し、外部接続端子（図示せず）
を形成する電極パターン23を有する接続部５（５−1,5
−2,5−3,5−４）を折り返して、ほぼ平行な２層の配線
基板構造としている。
駆動コイル等の必要部品（図示せず）を組込んだ後、樹
脂モールド３を行い、角部４（４−1,4−2,4−3,4−
４）で配線基板２を取出し、外部接続端子（図示せず）
を形成する電極パターン23を有する接続部５（５−1,5
−2,5−3,5−４）を折り返して、ほぼ平行な２層の配線
基板構造としている。
第２図は第１図に示した接続部分を折り曲げる前の配線
基板の構造を示す。バブルチップ１を搭載した配線基板
２の搭載部６に、互に直行する駆動コイル7,8が巻線さ
れ、必要部品（図示せず）を組込んだ後樹脂モールド３
（１点鎖線で示す）を行った配線基板構造で１層状態を
示す。上記した接続部５とチップ搭載部６を有する配線
基板において第１図に示すように、接続部５を搭載部６
と重複した層構造になるように折り曲げることにより、
接続部５の面積を減少することなく搭載部６の面積を大
にすることが出来る。
基板の構造を示す。バブルチップ１を搭載した配線基板
２の搭載部６に、互に直行する駆動コイル7,8が巻線さ
れ、必要部品（図示せず）を組込んだ後樹脂モールド３
（１点鎖線で示す）を行った配線基板構造で１層状態を
示す。上記した接続部５とチップ搭載部６を有する配線
基板において第１図に示すように、接続部５を搭載部６
と重複した層構造になるように折り曲げることにより、
接続部５の面積を減少することなく搭載部６の面積を大
にすることが出来る。
第３図は第１図に示した接続部５の折り曲げる前の配線
基板の構造を示す他の実施例である。向い合う巻線の組
９−1,9−２と、10−1,10−２が各々互に平行になるよ
うに４ケ所に巻線が施された磁性材料からなる直方体コ
ア11および、このコアの作る空間内におかれたバブルチ
ップ１および、このチップを搭載した配線基板２の搭載
部６を、導体ケース12（２点鎖線で示す）で覆い、必要
部品（図示せず）を組込んだ後、樹脂モールド３（１点
鎖線で示す）を行った配線基板構造で、接続部５を導体
ケース12、樹脂モールド３の角部４（４−1,4−2,4−3,
4−４）から取り出した１層状態を示す。接続部を折り
曲げた後の固定を樹脂モールド３で行っているが、金属
ケース等の方法で行う場合もある。この場合には特に樹
脂モールド３で固定しなくともよい。また、配線基板２
を形成する基本構造として、（ｉ）全体をフレキシブル
配線基板とする。（ii）接続部５または、搭載部６をセ
ラミックか、ガラスエポキシ基本等のリジット基板と
し、残りの部分をフレキシブル配線基板とする方法を用
いている。
基板の構造を示す他の実施例である。向い合う巻線の組
９−1,9−２と、10−1,10−２が各々互に平行になるよ
うに４ケ所に巻線が施された磁性材料からなる直方体コ
ア11および、このコアの作る空間内におかれたバブルチ
ップ１および、このチップを搭載した配線基板２の搭載
部６を、導体ケース12（２点鎖線で示す）で覆い、必要
部品（図示せず）を組込んだ後、樹脂モールド３（１点
鎖線で示す）を行った配線基板構造で、接続部５を導体
ケース12、樹脂モールド３の角部４（４−1,4−2,4−3,
4−４）から取り出した１層状態を示す。接続部を折り
曲げた後の固定を樹脂モールド３で行っているが、金属
ケース等の方法で行う場合もある。この場合には特に樹
脂モールド３で固定しなくともよい。また、配線基板２
を形成する基本構造として、（ｉ）全体をフレキシブル
配線基板とする。（ii）接続部５または、搭載部６をセ
ラミックか、ガラスエポキシ基本等のリジット基板と
し、残りの部分をフレキシブル配線基板とする方法を用
いている。
第４図は本発明の第２実施例を示す斜視図である。バブ
ルチップ１を搭載した配線基板２に必要部品（図示せ
ず）を組込み、樹脂モールド３を行った後、２ケ所の側
面13（13−1,13−２）から接続部14（14−1,14−２）を
取り出し、折り曲げて形成した２層構造の配線基板２を
示す。
ルチップ１を搭載した配線基板２に必要部品（図示せ
ず）を組込み、樹脂モールド３を行った後、２ケ所の側
面13（13−1,13−２）から接続部14（14−1,14−２）を
取り出し、折り曲げて形成した２層構造の配線基板２を
示す。
第５図は本発明の第３実施例を示す斜視図である。バブ
ルチップ１を搭載した配線基板２に必要部品（図示せ
ず）を組込み、樹脂モールド３を行った後、２ケ所の角
部15（15−1,15−２）から２軸方向に分れた接続部16
（16−1,16−２）を取出し、折り曲げて形成した２層構
造の配線基板２を示す。
ルチップ１を搭載した配線基板２に必要部品（図示せ
ず）を組込み、樹脂モールド３を行った後、２ケ所の角
部15（15−1,15−２）から２軸方向に分れた接続部16
（16−1,16−２）を取出し、折り曲げて形成した２層構
造の配線基板２を示す。
第６図は本発明の第４実施例を示す斜視図である。チッ
プ１を搭載した配線基板２に樹脂モールド３を行った
後、２ケ所の側面17（17−1,17−２）全体から接続部18
（18−1,18−２）を取出し、折り曲げて形成した２層構
造の配線基板２を示す。
プ１を搭載した配線基板２に樹脂モールド３を行った
後、２ケ所の側面17（17−1,17−２）全体から接続部18
（18−1,18−２）を取出し、折り曲げて形成した２層構
造の配線基板２を示す。
第７図は本発明の第５実施例を示す斜視図である。４ケ
のチップ１（１−1,1−2,1−3,1−４）を搭載した配線
基板２に樹脂モールド３を行った後、４ケ所の側面19
（19−1,19−2,21（21−１）のうち互に平行な面をもつ
組ごとに、接続部20（20−1,20−２）,22（22−１）を
上下に折り曲げて、磁気バブルメモリ装置の上下両面に
外部接続端子（図示せず）を形成出来るようにした３層
構造の配線基板２を示す。
のチップ１（１−1,1−2,1−3,1−４）を搭載した配線
基板２に樹脂モールド３を行った後、４ケ所の側面19
（19−1,19−2,21（21−１）のうち互に平行な面をもつ
組ごとに、接続部20（20−1,20−２）,22（22−１）を
上下に折り曲げて、磁気バブルメモリ装置の上下両面に
外部接続端子（図示せず）を形成出来るようにした３層
構造の配線基板２を示す。
第１〜第５実施例に示す如く、本発明によれば、配線基
板における外部接続端子との接続部と、チップの搭載部
とを重複させることが出来るので、配線基板の接続部の
面積を減少させることが出来、また、上記チップの搭載
部の面積が上記接続部の面積よりも大きい場合、上記接
続部の面積を上記搭載部の面積まで大きく出来る効果が
ある。
板における外部接続端子との接続部と、チップの搭載部
とを重複させることが出来るので、配線基板の接続部の
面積を減少させることが出来、また、上記チップの搭載
部の面積が上記接続部の面積よりも大きい場合、上記接
続部の面積を上記搭載部の面積まで大きく出来る効果が
ある。
チップを搭載した配線基板の構造において、外部接続端
子を形成する接続部配線基板と、上記チップの搭載部配
線基板に対して折り返して２〜３層の層構造を形成させ
た配線基板構造の磁気バブルメモリ装置は、該装置の小
型勝と同時に多端子化が実現出来る多大な効果がある。
子を形成する接続部配線基板と、上記チップの搭載部配
線基板に対して折り返して２〜３層の層構造を形成させ
た配線基板構造の磁気バブルメモリ装置は、該装置の小
型勝と同時に多端子化が実現出来る多大な効果がある。
第１図は本発明の一実施例を示す斜視図、第２図、第３
図は第１図における配線基板の接続基板の接続部を折り
曲げる前の構造を示す平面図、第４図、第５図、第６
図、第７図は本発明の第２〜５実施例を示す斜視図であ
る。 １……チップ、２……配線基板 ３……樹脂モールド、５……接続部 ６……搭載部
図は第１図における配線基板の接続基板の接続部を折り
曲げる前の構造を示す平面図、第４図、第５図、第６
図、第７図は本発明の第２〜５実施例を示す斜視図であ
る。 １……チップ、２……配線基板 ３……樹脂モールド、５……接続部 ６……搭載部
Claims (1)
- 【請求項１】基板にチップを搭載すると共に、外部接続
端子の接続部を設けて成る配線基板において、 該配線基板の接続部を除いたチップ周辺部をモールドで
取り囲んた構造を支持体とし、 該接続部を該支持体の両側に折り返して配設し、 該チップと３層構造を形成したことを特徴とする配線基
板。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016540A JPH079750B2 (ja) | 1985-02-01 | 1985-02-01 | 配線基板 |
| DE8686101084T DE3685125D1 (de) | 1985-01-31 | 1986-01-28 | Magnetischer blasenspeichermodul. |
| EP86101084A EP0190642B1 (en) | 1985-01-31 | 1986-01-28 | Magnetic bubble memory module |
| US06/823,647 US4694423A (en) | 1985-01-31 | 1986-01-29 | Magnetic bubble memory module |
| DE8686101238T DE3686728T2 (de) | 1985-01-31 | 1986-01-30 | Magnetischer blasenspeichermodul. |
| EP86101238A EP0189926B1 (en) | 1985-01-31 | 1986-01-30 | Magnetic bubble memory module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60016540A JPH079750B2 (ja) | 1985-02-01 | 1985-02-01 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61177698A JPS61177698A (ja) | 1986-08-09 |
| JPH079750B2 true JPH079750B2 (ja) | 1995-02-01 |
Family
ID=11919096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60016540A Expired - Lifetime JPH079750B2 (ja) | 1985-01-31 | 1985-02-01 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079750B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58129668U (ja) * | 1982-02-24 | 1983-09-02 | 日本精機株式会社 | 液晶表示装置の電気接続構造 |
-
1985
- 1985-02-01 JP JP60016540A patent/JPH079750B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61177698A (ja) | 1986-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW403919B (en) | Surface mounting type coil component | |
| JPS62216350A (ja) | 電子構成要素のパツケ−ジおよびその製造方法 | |
| JP2007053254A (ja) | 電子部品及びその製造方法 | |
| JP2000068444A (ja) | 半導体装置 | |
| JPH079750B2 (ja) | 配線基板 | |
| JP2001203108A (ja) | コイル装置 | |
| US6362715B1 (en) | Transformer with high coupling efficiency | |
| JPH0653045A (ja) | 基板トランス及びその製造方法 | |
| JP3225637B2 (ja) | チップ型チョークコイル | |
| JP2007157877A (ja) | 受動素子パッケージ及びその製造方法、半導体モジュール、並びにこれらの実装構造 | |
| JP2971943B2 (ja) | 薄型トランス | |
| JPH04186667A (ja) | 半導体装置 | |
| JP2000269078A (ja) | 積層電子部品 | |
| JP2001155929A (ja) | ラインフィルタおよびその製造方法。 | |
| US12283413B2 (en) | Coil structure, lead frame, and inductor | |
| JP3410876B2 (ja) | プレーナインダクタ、プレーナインダクタを実装した電子部品 | |
| JP2001006940A (ja) | 表面実装トロイダルコイル。 | |
| JPS61248290A (ja) | 磁気バブルメモリ装置 | |
| JPH05315153A (ja) | 積層型コイル | |
| JP4384143B2 (ja) | Ｉｃチップ積層構造を有する電子機器用モジュール | |
| JPH0531213U (ja) | トランス | |
| JP3410877B2 (ja) | プレーナインダクタ、プレーナインダクタを実装した電子部品およびプレーナインダクタの実装方法 | |
| JPS62155546A (ja) | メモリ−モジユ−ル | |
| JPS61248288A (ja) | 磁気バブルメモリ装置 | |
| JPH05235259A (ja) | 半導体装置及び半導体装置ユニット |