JPH0812599B2

JPH0812599B2 - データ処理装置

Info

Publication number: JPH0812599B2
Application number: JP62333720A
Authority: JP
Inventors: 宜明坂; 泰造佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-12-29
Filing date: 1987-12-29
Publication date: 1996-02-07
Anticipated expiration: 2011-02-07
Also published as: JPH01175633A

Description

【発明の詳細な説明】〔目次〕概要産業上の利用分野従来の技術（第３〜５図）発明が解決しようとする問題点（第６図）問題点を解決するための手段作用実施例本発明の一実施例（第１、２図）発明の効果〔概要〕マイクロプログラム制御をパイプライン処理するデー
タ処理装置に関し、条件分岐命令の処理中であってもパイプライン処理が
有効に行われ、処理速度の低下しないデータ処理装置を
提供することを目的とし、条件分岐命令および該条件分岐命令の分岐先命令を含
む複数のマイクロ命令を格納し、アドレス指定により各
マイクロ命令が取り出される格納手段と、該格納手段か
ら一つのマイクロ命令が取り出されると、そのマイクロ
命令に続く次のマイクロ命令を指定する順次アドレスを
発生する第１のアドレス発生手段と、取り出されたマイ
クロ命令の命令種別を解読する解読手段と、解読された
命令種別が条件分岐命令のとき、条件の成立、非成立を
判定する処理を実行する実行手段と、条件分岐命令の分
岐先命令のアドレスを発生する第２のアドレス発生手段
と、条件の非成立時には第１のアドレス発生手段を選択
する一方、条件の成立時には第２のアドレス発生手段を
選択して格納手段にマイクロ命令取り出しのためのアド
レスを与える選択手段と、を備え、解読された命令種別
が条件分岐命令のとき、分岐条件の成立、非成立が判定
されるまでの間、第１のアドレス発生手段から発生され
る順次アドレスに基づいたマイクロ命令が実行され、分
岐条件が非成立の場合は、当該順次アドレスに基づいた
マイクロ命令の処理が続行されるとともに、分岐条件が
成立した場合には、前記第２のアドレス発生手段から発
生される、分岐先命令のアドレスに基づいたマイクロ命
令の処理がなされることを特徴とする。

〔産業上の利用分野〕

本発明は、データ処理装置に関し、特に、マイクロプ
ログラム制御をパイプライン処理するデータ処理装置に
係り、条件分岐命令の非分岐時における処理の停滞を回
避したデータ処理装置に関する。

一般に、計算機等における処理は、複数の処理段階を
経て行われ、例えば、命令実行制御では、（Ｉ）マイクロ命令の取り出し、（II）解読、（III）アドレス計算、（IV）オペランド取り出し、（Ｖ）実行、といった多段階処理が行われる。これらの処理は、基本
的には、（Ｉ）→（II）……（Ｖ）の順序で逐次処理さ
れ、現在でも簡易なシステムではこのような逐次処理が
用いられている。しかし、このような逐次処理は処理速
度の点で問題がある。第３図は逐次処理の概念図であ
る。なお、同図において、処理Ａは上述の（Ｉ）に相当
し、処理Ｂは（II）に相当し、処理Ｃは（III）に相当
し、処理Ｄは（IV）に相当し、処理Ｅは（Ｖ）に相当す
る。例えば、命令に続いて命令を処理した場合の処
理速度は次のとおりとなる。すなわち、命令は処理Ａ
においてt_A、処理Ｂにおいてt_B、処理Ｃにおいてt_C、処
理Ｄにおいてt_D、処理Ｅにおいてt_E、なる各処理遅れを
生じ、処理Ａから処理Ｅまでの累計処理遅れＴはt_A＋t_B
＋t_C＋t_D＋t_Eとなる。このことは命令の処理について
も同様であり、したがって、命令と命令の間にはＴ
〔時間〕の空白があき、近時の高速化要求に応えるため
には問題が大きい。

〔従来の技術〕

このような逐次処理の問題点を解決したものとしてパ
イプライン制御（Pipeline Control）が用いられる。第
４図はパイプライン処理を示す概念図である。同図にお
いて、処理Ａで取り込まれた命令は次のサイクルで処
理Ｂに移され、同時に処理Ａは次位の命令を取り込
む。そして、命令が処理Ｃに移ると、これに並行して
命令が処理Ｂに移されるとともに、処理Ａは次次位の
命令を取り込んでいる。

すなわち、このような処理Ａ〜処理Ｅを並行に行うパ
イプライン制御にあっては、最初の命令の実行結果が
出るまでは、処理Ａ〜処理Ｅを経なければならないの
で、逐次処理と同じ処理速度Ｔ（Ｔ＝t_A＋t_B＋t_C＋t_D＋
t_E）となるが、命令以降では処理サイクル毎に実行結
果が得られ、仮にこのシステムが同期式の場合では、t_A
＝t_B＝t_C＝t_D＝t_E＝処理サイクル、であるから、その処
理遅れは一つの処理段階に相当する時間ｔに短縮され、
極めて高速な処理を行うことができる。

また、マイクロプログラム制御においても、上述の命
令実行制御と同様にパイプライン制御が行われ、マイク
ロプログラム制御の各処理、すなわち、（Ｉ′）マイクロ命令の取り出し（II′）解読（III′）実行（IV′）実行結果の格納の各処理をパイプライン処理する。第５図はそのパイプ
ライン処理の概念図である。第５図において、処理１は
上記の（Ｉ′）に相当し、処理２は上記（II′）および
（III′）に相当し、処理３は上記（IV′）に相当す
る。

〔発明が解決しようとする問題点〕

しかしながら、このような従来のパイプライン処理を
用いたデータ処理装置にあっては、処理３で命令が実行
されているとき、この命令に続く、次位の命令が処理２
で解読やアドレス計算処理を受けているとともに、次次
位の命令が処理１で取り込まれる構成となっていたた
め、例えば条件判定を伴う条件分岐命令（以下、単に分
岐命令という）が処理３で実行中の場合、この実行結果
（すなわち、判定結果）が得られるまでは、次位の命令
を処理するか（非分岐側処理）、あるいは分岐先の別の
命令を処理するか（分岐側処理）は確定していない。し
たがって、分岐命令が処理１から処理３まで移って結果
が出るまでは、次位および次次位の命令を処理すること
は無意味であり、通常、ノーオペレーション命令（NO
P）を分岐命令に続く次位、次次位の命令としている。

第６図は分岐命令の後にNOPを入れた従来のパイプラ
イン処理の概念図である。同図において、分岐命令Ａの
条件判定は処理３の実行処理で行われ、条件非成立なら
ば、再び処理１でＡを取り込み処理１〜３までを繰返し
て続行する。そして、条件が成立すると、マイクロ命令
のアドレスを切り換え、所定の分岐先命令を処理１で取
り込み、以降はこの分岐側処理を続行する。このよう
に、分岐命令Ａの後には処理段階数に応じた複数のNOP
を介在させなければならないので、分岐命令の処理中は
実質的にパイプライン処理の効果が失われ、上述した逐
次処理とほぼ同程度の処理速度に低下するといった問題
点があった。

本発明はこのような問題点に鑑みてなされたもので、
条件分岐命令の処理中であっても、パイプライン処理が
有効に行われ、処理速度の低下しないデータ処理装置を
提供することを目的としている。

〔問題点を解決するための手段〕

本発明では、上記目的を達成するために、条件分岐命
令および該条件分岐命令の分岐先命令を含む複数のマイ
クロ命令を格納し、アドレス指定により各マイクロ命令
が取り出される格納手段と、該格納手段から一つのマイ
クロ命令が取り出されると、そのマイクロ命令に続く次
のマイクロ命令を指定する順次アドレスを発生する第１
のアドレス発生手段と、取り出されたマイクロ命令の命
令種別を解読する解読手段と、解読された命令種別が条
件分岐命令のとき、条件の成立、非成立を判定する処理
を実行する実行手段と、条件分岐命令の分岐先命令のア
ドレスを発生する第２のアドレス発生手段と、条件の非
成立時には第１のアドレス発生手段を選択する一方、条
件の成立時には第２のアドレス発生手段を選択して格納
手段にマイクロ命令取り出しのためのアドレスを与える
選択手段と、を備え、解読された命令種別が条件分岐命
令のとき、分岐条件の成立、非成立が判定されるまでの
間、第１のアドレス発生手段から発生される順次アドレ
スに基づいたマイクロ命令が実行され、分岐条件が非成
立の場合は、当該順次アドレスに基づいたマイクロ命令
の処理が続行されるとともに、分岐条件が成立した場合
には、前記第２のアドレス発生手段から発生される、分
岐先命令のアドレスに基づいたマイクロ命令の処理がな
されることを特徴とする。

〔作用〕本発明では、条件分岐命令の条件判定の結果が得られ
るまでの間、第１のアドレス発生手段からの順次アドレ
スにより非分岐側のマイクロ命令が連続して取り出され
る。

したがって、条件分岐命令に続く命令の処理に空白が
ないので、パイプライン処理が有効に機能し、処理速度
の低下を招くことはない。

また、条件成立時には、第２のアドレス発生手段から
のアドレスにより分岐側のマイクロ命令（分岐先命令）
が取り込まれ、必要な分岐処理が行われる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１、２図は、本発明に係るデータ処理装置の一実施
例を示す図であり、マイクロプログラム制御をパイプラ
イン処理するネクストアドレス型のデータ処理装置に適
用した例である。

まず、構成を説明する。第１図において、データ処理
装置１は、パイプライン処理におけるマイクロ命令の取
り出し処理を行う命令取り出し処理部２と、パイプライ
ン処理における命令取り出し処理以外の処理を行う実行
処理部３と、を含み、命令取り出し処理部２は、マイクロROM4、マイクロRO
MBNA5、選択手段６およびディレイ回路７を含んで構成
されている。

マイクロROM4は格納手段および第１のアドレス発生手
段としての機能を有し、ROM（Read Only Memory）ある
いはPLA（Programmable Logic Array）などにより構成
され、多数のマイクロ命令MOからなるマイクロプログラ
ムを内部に格納するとともに、これら多数のマイクロ命
令MOの各々に対応してネクストアドレス情報NAを格納し
ている。マイクロROM4には、アドレス情報ADが入力さ
れ、アドレス情報ADのアドレス指定により一つのマイク
ロ命令MOが取り出されるとともに、取り出されたマイク
ロ命令MOに対応するネクストアドレス情報NAが出力され
る。なお、多数のマイクロ命令MOは、いわゆる条件分岐
命令およびこの条件分岐命令の分岐先命令を含んでい
る。

ここで、条件分岐命令は、所定の条件が成立するか否
かによって以降の分岐処理を決定する命令であり、例え
ば、掛算命令（MUL命令）や割算命令（DIV命令）あるい
はロードマルチレジスタ命令（LDM命令）などに代表さ
れる。例えば、Ａ＝ｎ×ｍのMUL命令は、Ａ＝ｎ＋Ａの
加算を一つのループとしてこれをｍループ繰り返し、最
終的にＡ＝ｎ×ｍが得られたとき、条件成立として分岐
側処理を行う命令である。したがって、条件が非成立の
Ａ≠ｎ×ｍの間では、非分岐側処理を実行してＡ＝ｎ＋
Ａの加算を繰り返すから、一つのMUL命令では分岐側処
理が１回発生するのに対し、非分岐側処理はｍ回発生す
る。すなわち、この非分岐側処理を途切れることなく連
続して処理が可能であれば、パイプライン処理の効果を
有効に発揮することができる。

上述のネクストアドレス情報NAは、対応するマイクロ
命令MOの次に処理すべき非分岐側処理のマイクロ命令MO
の格納アドレスを示し、このネクストアドレス情報NA
は、後述の判定結果信号S_Jが非分岐側のとき、アドレス
情報ADとなってマイクロROM4に入力される。

マイクロROMBNA5は、第２のアドレス発生手段として
の機能を有し、ROMあるいはPLAにより構成され、上記条
件分岐命令の分岐先命令を指定する分岐先アドレス情報
BNAが内部に格納されている。マイクロROMBNA5にはｎ処
理サイクル前のディレイアドレス情報AD_-nが入力されて
おり、ディレイアドレス情報AD_-nのアドレス指定に従っ
て分岐先アドレス情報BNAが出力される。

選択手段６は、上記第１のアドレス発生手段としての
マイクロROM4からのネクストアドレス情報NAが入力され
る入力端子6aと、第２のアドレス発生手段としてのマイ
クロROMBNA5からの分岐先アドレス情報BNAが入力される
入力端子6bと、後述の判定結果信号S_Jに従って分岐非成
立時に入力端子6aを選択し、また、分岐成立時に入力端
子6bを選択して、ネクストアドレス情報NAあるいは分岐
先アドレス情報BNAの何れか一方を取り出しアドレス情
報ADとして出力する出力端子6cと、を有している。

ディレイ回路７は、例えばｎ段のラッチ回路からな
り、アドレス情報ADをｎ処理サイクルの間保持し、ディ
レイアドレス情報AD_-nとして出力する。なお、ラッチの
段数ｎは１段であってもよい。

実行処理部３は、解読手段および実行手段としての機
能を有し、命令取り出し処理部２で取り出されたマイク
ロ命令MOの命令種別を解読する処理、アドレスを計算す
る処理、オペランドを取り出す処理、命令を実行する処
理などを処理サイクル毎に並行して行う。また、実行処
理部３は、マイクロ命令MOの命令種別が条件分岐命令の
とき、与えられた条件の成立、非成立を判定する実行処
理を行い、その判定結果信号S_Jを出力する。なお、実行
処理部３には、図示しない複数の＃φ〜＃ｍまでのレジ
スタおよび少なくとも１つのカウンタが備えられている
とともに、データバスを介してメモリなどのI/Oが接続
され、命令の実行処理に従ってメモリおよびレジスタ間
のデータの授受や、カウンタ値の操作等が行われる。

次に、作用を説明する。

第１図において、命令取り出し処理部２におけるマイ
クロ命令MOの取り出し動作は以下のようにして行われ
る。すなわち、所定のマイクロ命令MOが取り出される
と、このマイクロ命令MOに対応したネクストアドレス情
報NAが出力され、ネクストアドレス情報NAは選択手段６
の入力端子6aに加えられる。このとき、判定結果信号S_J
が非分岐側を示していれば、出力端子6cにはネクストア
ドレス情報NAがアドレス情報ADとして出力されている。
したがって、マイクロ命令MOの取り出し処理（以下、処
理１）においては、判定結果信号S_Jが非分岐側を示して
いる間、ネクストアドレス情報NAがアドレス情報ADとし
て再びマイクロROM4に加えられるといったループを繰り
返し、いわゆるネクストアドレス型のマイクロ命令取り
出し処理が行われて、処理サイクル毎にマイクロ命令MO
が連続して取り出されていく。

一方、実行処理部３における分岐条件の判定処理（以
下、処理３）の結果、分岐が成立したとき、この分岐成
立を示す判定結果情報S_Jに従って選択手段６は分岐先ア
ドレス情報BNAを選択し、この分岐先アドレス情報BNAを
アドレス情報ADとして出力する。したがって、マイクロ
ROM4からは分岐先アドレス情報BNAで指定された分岐先
命令が取り出され、実行処理部３は取り出された分岐先
命令に従って必要な処理を実行する。

第２図は例えばLDM命令処理時のパイプライン処理の
概念図である。第２図において、処理１はマイクロ命令
の取り出し処理を、処理２はマイクロ命令の解読処理お
よび一部の実行処理を、処理３はマイクロ命令の例えば
条件判定の実行処理をそれぞれ表し、また、四角枠内に
アルファベットＡ、Ｂ、ＸはLDM命令に相当するマイク
ロ命令を表している。例えば、Ａはカウンタに初期値
（例えば、３）をセットする命令、Ｂはカウンタ値に対
応した番号のレジスタにメモリからのデータを格納する
とともに、カウンタをデクリメントする非分岐側命令、
Ｘは条件成立時にLDM命令の処理を終了する分岐先命令
である。

処理１において、実行処理部３からの判定結果信号S_J
が非分岐側を示しているので、ネクストアドレス情報NA
で指定されたマイクロ命令MOが処理サイクル毎に連続し
て取り込まれている。すなわち、Ａの命令とこのＡの命
令の右側に連続する各ループ毎のＢの命令である。Ａの
命令は、処理２において、カウンタ値を初期値（例えば
３）にセットする。Ｂの命令は、第１のループの処理２
において、メモリからデータを読み出すとともに、カウ
ンタ値をデクリメントし、処理部３において、読み出し
たデータをカウンタ値に対応する＃２レジスタに格納す
る。そして、処理３においては、カウンタ値が“0"に到
達したか否かの判定を合わせて行い、到達の場合には判
定結果信号S_Jを分岐成立を示す信号として出力し、一
方、到達していない場合には、判定結果信号S_Jを非成立
を示す信号として出力する。すなわち、第１のループの
処理３においては、カウンタ値がまだ２であるから、分
岐が成立せず判定結果信号S_Jは非分岐を示す信号として
出力される。これにより、マイクロROM4からはネクスト
アドレス情報NAで指定された非分岐側のＢの命令が取り
出され、第２のループが行われる。そして、第２のルー
プの処理２、３においても、第１のループと同様にカウ
ンタ値のデクリメント、データの格納および条件判定が
行われ、このようなループはカウンタ値が“0"に到達す
るまで繰り返して行われる。その結果、カウンタ値が
“0"となった時点で＃φ〜＃２のレジスタの全てにメモ
リからのデータが格納され、LDM命令の処理が完了する
こととなる。すなわち、第３のループの処理３でカウン
タ値が“0"となるので、この処理３で分岐のための条件
が成立し、分岐を示す判定結果信号S_Jが出力される。

選択手段６はこの判定結果信号S_Jに従って分岐先アド
レス情報BNA側の入力端子6bを選択し、BNAをアドレス情
報ADとしてマイクロROM4に加え、マイクロROM4からは、
BNAで指定された分岐先の命令（Ｘの命令）が取り出さ
れる。そして、以降の処理は、このＸの命令について行
われ、例えば、処理が中止されたり、あるいは他の処理
が開始される。なお、第３のループの処理３で分岐のた
めの条件が成立したとき、並行して行われている第４の
ループの処理２はキャンセルされ、無効となる。

このように本実施例では、処理３において、分岐条件
の成立、非成立の判定を行うとともに、この判定の結果
を示す判定結果信号S_Jを選択手段６に出力し、分岐非成
立時、ネクストアドレス情報NAを選択してマイクロROM4
に加える一方、分岐成立時、分岐先アドレス情報BNAを
選択してマイクロROM4に加えている。したがって、分岐
非成立時には、処理１におけるマイクロ命令MOの取り込
み動作が途切れることなく連続して行われ、パイプライ
ン処理の効果を有効に発揮して高速化を図ることができ
る。なお、分岐成立時には、NAからBNAへの切り換えに
よって１処理サイクル分の空白が生じるが、分岐成立は
複数ループのうちの一度であるから、非分岐時の高速化
効果に対して１処理サイクル分の空白は影響が小さく、
問題とならない。

〔発明の効果〕

本発明によれば、条件分岐命令の処理中であっても、
パイプライン処理を有効に行うことができ、処理速度の
低下しないデータ処理装置を実現することができる。

【図面の簡単な説明】

第１、２図は本発明に係るデータ処理装置の一実施例を
示す図であり、第１図はその要部のブロック図、第２図はそのパイプライン処理の概念図、第３〜６図は従来のデータ処理装置を説明する図であ
り、第３図はその逐次処理を示す概念図、第４図はその命令実行制御におけるパイプライン処理を
示す概念図、第５図はそのマイクロプログラム制御におけるパイプラ
イン処理を示す概念図、第６図はその問題点を説明するための概念図である。３……実行処理部（解読手段、実行手段）、４……マイクロROM（格納手段、第１のアドレス発生手
段）、５……マイクロROMBNA（第２のアドレス発生手段）、６……選択手段。

Claims

【特許請求の範囲】

【請求項１】条件分岐命令および該条件分岐命令の分岐
先命令を含む複数のマイクロ命令を格納し、アドレス指
定により各マイクロ命令が取り出される格納手段と、該格納手段から一つのマイクロ命令が取り出されると、
そのマイクロ命令に続く次のマイクロ命令を指定する順
次アドレスを発生する第１のアドレス発生手段と、取り出されたマイクロ命令の命令種別を解読する解読手
段と、解読された命令種別が条件分岐命令のとき、条件の成
立、非成立を判定する処理を実行する実行手段と、条件分岐命令の分岐先命令のアドレスを発生する第２の
アドレス発生手段と、条件の非成立時には第１のアドレス発生手段を選択する
一方、条件の成立時には第２のアドレス発生手段を選択
して格納手段にマイクロ命令取り出しのためのアドレス
を与える選択手段と、を備え、解読された命令種別が条件分岐命令のとき、分岐条件の
成立、非成立が判定されるまでの間、第１のアドレス発
生手段から発生される順次アドレスに基づいたマイクロ
命令が実行され、分岐条件が非成立の場合は、当該順次
アドレスに基づいたマイクロ命令の処理が続行されると
ともに、分岐条件が成立した場合には、前記第２のアド
レス発生手段から発生される、分岐先命令のアドレスに
基づいたマイクロ命令の処理がなされることを特徴とす
るデータ処理装置。