Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0812921B2 - Semiconductor device - Google Patents
[go: Go Back, main page]

JPH0812921B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0812921B2
JPH0812921B2 JP3097323A JP9732391A JPH0812921B2 JP H0812921 B2 JPH0812921 B2 JP H0812921B2 JP 3097323 A JP3097323 A JP 3097323A JP 9732391 A JP9732391 A JP 9732391A JP H0812921 B2 JPH0812921 B2 JP H0812921B2
Authority
JP
Japan
Prior art keywords
terminal
zener diode
source
gate terminal
sense
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3097323A
Other languages
Japanese (ja)
Other versions
JPH04326768A (en
Inventor
昭 安藤
繁 竹内
Original Assignee
日本電装株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電装株式会社 filed Critical 日本電装株式会社
Priority to JP3097323A priority Critical patent/JPH0812921B2/en
Publication of JPH04326768A publication Critical patent/JPH04326768A/en
Publication of JPH0812921B2 publication Critical patent/JPH0812921B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • H10D30/669Vertical DMOS [VDMOS] FETs having voltage-sensing or current-sensing structures, e.g. emulator sections or overcurrent sensing cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141VDMOS having built-in components
    • H10D84/148VDMOS having built-in components the built-in components being breakdown diodes, e.g. Zener diodes

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Protection Of Static Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電流検出用のセンス端
子を備えた半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a sense terminal for detecting current.

【0002】[0002]

【従来の技術】従来より、この種の半導体装置として、
例えば図2に示す如く、二重拡散型MOSトランジスタ
(DMOS)からなるパワーMOSFET10が知られ
ている。この種のパワーMOSFET10は、同一半導
体基板内に、ドレイン端子D及びゲート端子Gを共用し
たDMOS1及びDMOS2を形成し、DMOS1のソ
ースをソース端子S、DMOS2のソースを電流検出用
のセンス端子SEとしたものであり、DMOS1及びD
MOS2が、ドレイン端子Dから流れ込む電流をそのセ
ル比に応じて分流するため、センス端子SE側に流れる
電流からソース端子S側に流れる電流を検出することが
できる。
2. Description of the Related Art Conventionally, as a semiconductor device of this type,
For example, as shown in FIG. 2, a power MOSFET 10 including a double diffusion type MOS transistor (DMOS) is known. In this type of power MOSFET 10, DMOS1 and DMOS2 sharing a drain terminal D and a gate terminal G are formed in the same semiconductor substrate, the source of DMOS1 is the source terminal S, and the source of DMOS2 is the sense terminal SE for current detection. DMOS1 and D
Since the MOS 2 divides the current flowing from the drain terminal D according to the cell ratio, the current flowing to the source terminal S side can be detected from the current flowing to the sense terminal SE side.

【0003】このためこの種のパワーMOSFET10
は、図2に例示するように、ソース端子Sに負荷RL
を、センス端子SEに電流検出用の抵抗器R1を、夫々
接続することにより、抵抗器R1の両端電圧から負荷R
Lに流れる負荷電流を検出して、負荷電流を制御するの
に使用される。
Therefore, this type of power MOSFET 10
As illustrated in FIG. 2, the load RL is applied to the source terminal S.
By connecting a resistor R1 for current detection to the sense terminal SE, respectively.
It is used to detect the load current flowing through L and control the load current.

【0004】なお図2は、演算増幅器OP1のネガティ
ブフィードバック動作によってソース端子Sとセンス端
子SEとを同電位に保持することにより、抵抗器R1に
流れる電流を負荷RLに流れる負荷電流に対応させ、制
御回路14において、この抵抗器R1の両端電圧に基づ
き、ゲート駆動回路12を介してDMOS1及びDMO
S2の動作状態を制御することにより、負荷電流を制御
する負荷電流制御回路を表している。
In FIG. 2, the source terminal S and the sense terminal SE are held at the same potential by the negative feedback operation of the operational amplifier OP1, so that the current flowing through the resistor R1 corresponds to the load current flowing through the load RL. In the control circuit 14, based on the voltage across the resistor R1, the DMOS1 and DMO are supplied via the gate drive circuit 12.
The load current control circuit that controls the load current by controlling the operation state of S2 is shown.

【0005】[0005]

【発明が解決しようとする課題】ところで従来のパワー
MOSFETでは、ゲート端子に過電圧が加わって素子
が破壊するのを防止するために、そのゲート端子−ソー
ス端子間にツェナーダイオードを設け、ゲート端子に過
電圧が加わった場合、ツェナーダイオードを介してソー
ス側に通電させることによって、ゲート端子電圧を制限
することが行われている。
In the conventional power MOSFET, a Zener diode is provided between the gate terminal and the source terminal of the power MOSFET in order to prevent the element from being destroyed by the overvoltage applied to the gate terminal. When an overvoltage is applied, the gate terminal voltage is limited by energizing the source side via a Zener diode.

【0006】しかし上記のようにセンス端子SEを備え
たパワーMOSFET10の場合、図3(a)に示す如
く、ゲート端子G−ソース端子S間のみにツェナーダイ
オードZ11を設けただけでは、センス端子SE側のD
MOS2を保護することができないといった問題があっ
た。またこの問題を解決するために、図3(b)に示す
如く、ゲート端子G−ソース端子S間,及びゲート端子
G−センス端子SE間に、夫々、ツェナーダイオードZ
11,Z12を接続することも考えられるが、この場
合、ツェナーダイオードZ11,Z12を単に接続する
だけでは、センス端子SEへ電流が流れ込み、負荷電流
の検出を良好に実行できないことがある。
However, in the case of the power MOSFET 10 having the sense terminal SE as described above, if the Zener diode Z11 is provided only between the gate terminal G and the source terminal S as shown in FIG. D on the side
There is a problem that the MOS2 cannot be protected. In order to solve this problem, as shown in FIG. 3B, the Zener diode Z is provided between the gate terminal G and the source terminal S and between the gate terminal G and the sense terminal SE, respectively.
Although it is conceivable to connect 11 and Z12, in this case, if the Zener diodes Z11 and Z12 are simply connected, a current may flow into the sense terminal SE and the load current may not be detected well.

【0007】つまり、例えばツェナーダイオードZ1
1,Z12に、降伏電圧VZ11,VZ12の同じツェ
ナーダイオードを用いた場合、ツェナーダイオードのば
らつき等によってゲート端子Gからセンス端子SEへ電
流が流れ込み、センス端子SE側に、ソース電流(即ち
負荷電流)とセル比によって決まる電流以上の電流が流
れて、負荷電流を正確に検出できなくなってしまうこと
がある。
That is, for example, the Zener diode Z1
When the same zener diodes having the breakdown voltages VZ11 and VZ12 are used for 1 and Z12, a current flows from the gate terminal G to the sense terminal SE due to variations in the zener diodes and the like, and a source current (that is, a load current) flows to the sense terminal SE side. A current larger than the current determined by the cell ratio may flow, and the load current may not be accurately detected.

【0008】そこで本発明は、こうしたセンス端子付き
の半導体装置において、センス端子による検出電流に影
響を与えることなく、素子を保護できるようにすること
を目的としてなされた。
In view of the above, the present invention has been made in order to enable protection of the element in such a semiconductor device with a sense terminal without affecting the current detected by the sense terminal.

【0009】[0009]

【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明は、同一半導体基板内に、ドレ
イン端子及びゲート端子を共用した第1半導体素子及び
第2半導体素子を形成し、第1半導体素子のソースをソ
ース端子、第2半導体素子のソースを電流検出用のセン
ス端子としてなる半導体装置において、上記ゲート端子
とソース端子との間に、該端子間電圧が所定の降伏電圧
以上となったときに導通する第1ツェナーダイオードを
設けると共に、上記ゲート端子とセンス端子との間に、
該端子間電圧が少なくとも上記第1ツェナーダイオード
の降伏電圧より大きい所定の降伏電圧以上となったとき
に導通する第2ツェナーダイオードを設けたことを特徴
としている。
That is, according to the present invention, which has been made to achieve the above object, a first semiconductor element and a second semiconductor element which share a drain terminal and a gate terminal are formed in the same semiconductor substrate. In a semiconductor device in which the source of the first semiconductor element is a source terminal and the source of the second semiconductor element is a sense terminal for current detection, a voltage between the terminals is a predetermined breakdown voltage between the gate terminal and the source terminal. A first Zener diode that conducts when the above conditions are provided is provided, and between the gate terminal and the sense terminal,
It is characterized in that a second Zener diode is provided, which becomes conductive when the voltage between the terminals becomes at least a predetermined breakdown voltage higher than the breakdown voltage of the first Zener diode.

【0010】[0010]

【作用及び発明の効果】このように本発明の半導体装置
においては、ゲート端子−ソース端子間に第1ツェナー
ダイオードが設けられ、ゲート端子−センス端子間に
は、第1ツェナーダイオードより降伏電圧が大きい第2
ツェナーダイオードが設けられている。
As described above, in the semiconductor device of the present invention, the first Zener diode is provided between the gate terminal and the source terminal, and the breakdown voltage is higher than that of the first Zener diode between the gate terminal and the sense terminal. Big second
A Zener diode is provided.

【0011】このため本発明の半導体装置によれば、ゲ
ート端子に過電圧が加わった場合、ゲート端子から流れ
込む電流の殆どは、第1ツェナーダイオードを通ってソ
ース端子へ流れることとなり、センス端子による検出電
流には影響を与えることなく、第1及び第2半導体素子
を保護することが可能となる。
Therefore, according to the semiconductor device of the present invention, when an overvoltage is applied to the gate terminal, most of the current flowing from the gate terminal flows through the first Zener diode to the source terminal, which is detected by the sense terminal. It is possible to protect the first and second semiconductor elements without affecting the current.

【0012】[0012]

【実施例】以下に本発明の実施例を図面と共に説明す
る。図1は、N型チャネルの二重拡散型MOSトランジ
スタからなる実施例の半導体装置の構成を表す電気回路
図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an electric circuit diagram showing a configuration of a semiconductor device of an embodiment including an N-type channel double diffusion type MOS transistor.

【0013】図において、DMOS1及びDMOS2
は、同一半導体基板内に、同一製造工程にて、ドレイン
端子Dを共用して形成されている。またDMOS1及び
DMOS2は、セル比を3000〜4000対1に設定
され、そのセル比に応じてドレイン端子Dから流れる電
流を分流するようにされている。またDMOS1及びD
MOS2のゲートは、ともにゲート端子Gに接続されて
おり、ゲート端子Gにハイレベルの信号が入力されたと
きにON状態となる。一方DMOS1のソースはソース
端子S、DMOS2のソースはセンス端子SEとされて
おり、前述の如く、センス端子SE側に流れる電流か
ら、ソース端子S側に流れた負荷電流を検出できるよう
にされている。
In the figure, DMOS1 and DMOS2
Are formed in the same semiconductor substrate in the same manufacturing process, sharing the drain terminal D. The cell ratio of DMOS1 and DMOS2 is set to 3000 to 4000: 1, and the current flowing from the drain terminal D is shunted according to the cell ratio. Also DMOS1 and D
The gates of the MOS2 are both connected to the gate terminal G, and are turned on when a high level signal is input to the gate terminal G. On the other hand, the source of the DMOS 1 is the source terminal S and the source of the DMOS 2 is the sense terminal SE. As described above, the load current flowing to the source terminal S side can be detected from the current flowing to the sense terminal SE side. There is.

【0014】また次に本実施例では、ゲート端子G−ソ
ース端子S間にツェナーダイオードZ1が、ゲート端子
G−センス端子SE間にツェナーダイオードZ2が接続
されている。これら各ツェナーダイオードZ1,Z2
は、DMOS1及びDMOS2と同一基板上に、周知の
Poly−Siダイオードにて形成されており、その降
伏電圧VZ1,VZ2は、ツェナーダイオードZ1を構
成するセルの数をツェナーダイオードZ2より一つ少な
くすることにより、VZ1=VZ2−VF(但し、VF
はセルの順方向電圧)となるように設定されている。
Further, in this embodiment, the Zener diode Z1 is connected between the gate terminal G and the source terminal S, and the Zener diode Z2 is connected between the gate terminal G and the sense terminal SE. These Zener diodes Z1 and Z2
Are formed of well-known Poly-Si diodes on the same substrate as DMOS1 and DMOS2, and their breakdown voltages VZ1 and VZ2 reduce the number of cells constituting the Zener diode Z1 by one less than the Zener diode Z2. Therefore, VZ1 = VZ2-VF (however, VF
Is the forward voltage of the cell).

【0015】このため本実施例の半導体装置において
は、ツェナーダイオードZ1,Z2の降伏電圧VZ1,
VZ2は、VZ1<VZ2となり、ゲート端子Gにノイ
ズ,静電気等により過電圧が加わった場合にゲート端子
Gから流れ込む電流の殆どは、ツェナーダイオードZ1
を介してソース端子Sへ流れることとなり、センス端子
SEによる検出電流には影響を与えることなく、DMO
S1及びDMOS2を保護することが可能となる。
Therefore, in the semiconductor device of this embodiment, the breakdown voltage VZ1, of the Zener diodes Z1, Z2 is
VZ2 becomes VZ1 <VZ2, and most of the current flowing from the gate terminal G when the overvoltage is applied to the gate terminal G due to noise, static electricity, etc.
Flow to the source terminal S via the DMO, without affecting the detection current by the sense terminal SE,
It is possible to protect S1 and DMOS2.

【0016】なお本発明は上記実施例に限定されること
なく、以下に示すように変形可能である。即ち、上記実
施例では、N型チャネルの二重拡散型MOSトランジス
タを例にとり説明したが、P型チャネルの二重拡散型M
OSトランジスタであっても、また絶縁ゲート型バイポ
ーラトランジスタであっても、本発明を適用できる。
The present invention is not limited to the above embodiment, but can be modified as shown below. That is, in the above embodiment, the N-type channel double diffusion type MOS transistor has been described as an example.
The present invention can be applied to both an OS transistor and an insulated gate bipolar transistor.

【0017】また上記実施例では、第1ツェナーダイオ
ード及び第2ツェナーダイオードとしてのツェナーダイ
オードZ1,Z2を、第1半導体素子及び第2半導体素
子としてのDMOS1及びDMOS2と同一基板上にP
oly−Siダイオードにて形成したが、これら各ツェ
ナーダイオードZ1,Z2は、各端子間に外部から接続
するようにしてもよい。また各ツェナーダイオードは、
定電圧にクランプできる素子であれば使用可能である。
Further, in the above embodiment, the Zener diodes Z1 and Z2 as the first Zener diode and the second Zener diode are provided on the same substrate as the DMOS1 and DMOS2 as the first semiconductor element and the second semiconductor element, respectively.
Although the Zener diodes Z1 and Z2 are formed by the olly-Si diode, they may be connected from the outside between the terminals. In addition, each Zener diode
Any element that can be clamped to a constant voltage can be used.

【0018】また上記実施例では、ツェナーダイオード
Z1を構成するセルの数をツェナーダイオードZ2より
一つ少なくすることにより、各ダイオードZ1,Z2の
降伏電圧VZ1,VZ2がVZ1<VZ2となるように
したが、これはツェナーダイオードZ1,Z2を同一半
導体基板上に、同じ工程で形成できるので、各セルの特
性を等しくできるからであり、VZ1<VZ2とするこ
とができればセルの数等については適宜設定すればよ
い。また、特性の異なったツェナーダイオードを用いて
VZ1<VZ2とすることも可能である。
In the above embodiment, the number of cells forming the Zener diode Z1 is smaller than that of the Zener diode Z2 by one so that the breakdown voltages VZ1 and VZ2 of the diodes Z1 and Z2 are VZ1 <VZ2. However, this is because the Zener diodes Z1 and Z2 can be formed on the same semiconductor substrate in the same process, so that the characteristics of each cell can be made equal, and if VZ1 <VZ2 can be set, the number of cells and the like are appropriately set. do it. Further, it is possible to set VZ1 <VZ2 by using Zener diodes having different characteristics.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施例の半導体装置の構成を表す電気回路図
である。
FIG. 1 is an electric circuit diagram showing a configuration of a semiconductor device of an example.

【図2】 半導体装置を用いた負荷電流制御回路の回路
構成を表す電気回路図である。
FIG. 2 is an electric circuit diagram showing a circuit configuration of a load current control circuit using a semiconductor device.

【図3】 従来の半導体装置の構成を表す電気回路図で
ある。
FIG. 3 is an electric circuit diagram showing a configuration of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1,2…DMOS 10…パワーMOSFET D
…ドレイン端子 G…ゲート端子 S…ソース端子 SE…センス端
子 Z1,Z2…ツェナーダイオード
1, 2 ... DMOS 10 ... Power MOSFET D
... Drain terminal G ... Gate terminal S ... Source terminal SE ... Sense terminal Z1, Z2 ... Zener diode

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 同一半導体基板内に、ドレイン端子及び
ゲート端子を共用した第1半導体素子及び第2半導体素
子を形成し、第1半導体素子のソースをソース端子、第
2半導体素子のソースを電流検出用のセンス端子として
なる半導体装置において、上記ゲート端子とソース端子
との間に、該端子間電圧が所定の降伏電圧以上となった
ときに導通する第1ツェナーダイオードを設けると共
に、上記ゲート端子とセンス端子との間に、該端子間電
圧が少なくとも上記第1ツェナーダイオードの降伏電圧
より大きい所定の降伏電圧以上となったときに導通する
第2ツェナーダイオードを設けたことを特徴とする半導
体装置。
1. A first semiconductor element and a second semiconductor element sharing a drain terminal and a gate terminal are formed in the same semiconductor substrate, and the source of the first semiconductor element is a source terminal and the source of the second semiconductor element is a current. In a semiconductor device serving as a sense terminal for detection, a first Zener diode is provided between the gate terminal and the source terminal to conduct when a voltage between the terminals becomes equal to or higher than a predetermined breakdown voltage, and the gate terminal is provided. A second zener diode is provided between the sense terminal and the sense terminal to conduct when a voltage between the terminals is at least a predetermined breakdown voltage higher than the breakdown voltage of the first zener diode. .
JP3097323A 1991-04-26 1991-04-26 Semiconductor device Expired - Fee Related JPH0812921B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3097323A JPH0812921B2 (en) 1991-04-26 1991-04-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3097323A JPH0812921B2 (en) 1991-04-26 1991-04-26 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH04326768A JPH04326768A (en) 1992-11-16
JPH0812921B2 true JPH0812921B2 (en) 1996-02-07

Family

ID=14189278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3097323A Expired - Fee Related JPH0812921B2 (en) 1991-04-26 1991-04-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0812921B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013128227A1 (en) * 2012-02-29 2013-09-06 Freescale Semiconductor, Inc. Electrostatic discharge protection circuit arrangement, electronic circuit and esd protection method
JP7400487B2 (en) 2020-01-17 2023-12-19 富士電機株式会社 semiconductor equipment

Also Published As

Publication number Publication date
JPH04326768A (en) 1992-11-16

Similar Documents

Publication Publication Date Title
US4730228A (en) Overtemperature detection of power semiconductor components
US6313690B1 (en) Semiconductor switching device with leakage current detecting junction
JPH07113861B2 (en) Semiconductor element state detection and protection circuit and inverter circuit using the same
GB2253709A (en) Overcurrent detection circuit
US5561391A (en) Clamp circuit and method for detecting an activation of same
JPH0695545B2 (en) Semiconductor integrated circuit
JP2531818B2 (en) Semiconductor integrated circuit
US4581551A (en) Input/output circuit for use with various voltages
US5128823A (en) Power semiconductor apparatus
JP4256476B2 (en) Power device with short circuit detector
JPH03143221A (en) Overcurrent detector
JPH05102402A (en) Semiconductor device
JPH0350423B2 (en)
JPH0526912A (en) Overcurrent detection circuit
JP2522466B2 (en) Power semiconductor device
JPH0812921B2 (en) Semiconductor device
JP2003124811A (en) Clamp circuit
US5789968A (en) Controllable semiconductor switch
JP3126540B2 (en) MOS type semiconductor device
EP0424394A1 (en) AGENT FOR REDUCING DAMAGE TO JFETS BY ELECTROSTATIC DISCHARGE.
US20040027759A1 (en) Overcurrent detecting circuit
JP3532694B2 (en) Circuit device for detecting temperature of power semiconductor element
JP2679582B2 (en) Semiconductor device
JP2893792B2 (en) Power MOS transistor with overcurrent protection function
JPH11261064A (en) Power MOSFET circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080207

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110207

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees