JPH0817575B2 - インバ−タ保護方式 - Google Patents
インバ−タ保護方式Info
- Publication number
- JPH0817575B2 JPH0817575B2 JP61062436A JP6243686A JPH0817575B2 JP H0817575 B2 JPH0817575 B2 JP H0817575B2 JP 61062436 A JP61062436 A JP 61062436A JP 6243686 A JP6243686 A JP 6243686A JP H0817575 B2 JPH0817575 B2 JP H0817575B2
- Authority
- JP
- Japan
- Prior art keywords
- polarity
- load
- period
- voltage
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，インバータ保護方式，特にブリッヂ接続さ
れたスイッチング素子を有しかつコンデンサを含む負荷
を接続されてなる。インバータ回路において，上記スイ
ッチング素子を制御する発振回路の出力の極性と負荷に
生じている電圧の極性とを比較し，スイッチング素子の
オン・オフ転換期に休止期間をもうけるようにしたイン
バータ保護方式に関する。
れたスイッチング素子を有しかつコンデンサを含む負荷
を接続されてなる。インバータ回路において，上記スイ
ッチング素子を制御する発振回路の出力の極性と負荷に
生じている電圧の極性とを比較し，スイッチング素子の
オン・オフ転換期に休止期間をもうけるようにしたイン
バータ保護方式に関する。
〔従来の技術〕 従来から，第３図図示の如き構成をもつインバータ回
路が知られている。
路が知られている。
第３図において，符号１−１ないし１−４は夫々トラ
ンジスタ,2−１ないし２−４は夫々フリーホイリング・
ダイオード,3は負荷であって３−Ｒは抵抗負荷で３−Ｃ
はコンデンサ負荷,4は直流電源を表している。
ンジスタ,2−１ないし２−４は夫々フリーホイリング・
ダイオード,3は負荷であって３−Ｒは抵抗負荷で３−Ｃ
はコンデンサ負荷,4は直流電源を表している。
従来上記の如き構成のインバータ回路が知られている
が，負荷としてコンデンサ負荷３−Ｃが接続される場合
には，次の如き問題が内在している。
が，負荷としてコンデンサ負荷３−Ｃが接続される場合
には，次の如き問題が内在している。
第３図図示の如くコンデンサ負荷３−Ｃが接続されて
いる場合において，今，トランジスタ１−２と１−３と
がオンされていた状態からオフされかつそれに伴ってト
ランジスタ１−１と１−４とがオンされるとき，第３図
図示icの如き大きい放電電流が生じる。これは，第３図
図示（＋）（−）の如くコンデンサ負荷３−Ｃが充電さ
れている状態において，トランジスタ１−１と１−４と
がオンされることから，いわば２倍の電圧によってコン
デンサ負荷３−Ｃが逆方向に充電されようとする形とな
るからである。第４図はこの間の状況をタイムチャート
で表したものである。
いる場合において，今，トランジスタ１−２と１−３と
がオンされていた状態からオフされかつそれに伴ってト
ランジスタ１−１と１−４とがオンされるとき，第３図
図示icの如き大きい放電電流が生じる。これは，第３図
図示（＋）（−）の如くコンデンサ負荷３−Ｃが充電さ
れている状態において，トランジスタ１−１と１−４と
がオンされることから，いわば２倍の電圧によってコン
デンサ負荷３−Ｃが逆方向に充電されようとする形とな
るからである。第４図はこの間の状況をタイムチャート
で表したものである。
本発明は，上記の点を解決しており，上記電圧検出抵
抗を配置し，負荷に生じる電圧の極性を検出して上述の
如き場合における問題点を解決している。
抗を配置し，負荷に生じる電圧の極性を検出して上述の
如き場合における問題点を解決している。
第１図は，本発明の原理構成図であって本発明の実施
例を構成するものである。図中の符号１−１ないし１−
４は夫々トランジスタ,2−１ないし２−４は夫々フリー
ホイリング・ダイオード,3は負荷,5−１ないし５−４は
夫々電圧検出抵抗を表している。また６は負荷電圧の極
性を検出する極性検出部,7は矩形波発振回路部,8は極性
比較回路部を表している。
例を構成するものである。図中の符号１−１ないし１−
４は夫々トランジスタ,2−１ないし２−４は夫々フリー
ホイリング・ダイオード,3は負荷,5−１ないし５−４は
夫々電圧検出抵抗を表している。また６は負荷電圧の極
性を検出する極性検出部,7は矩形波発振回路部,8は極性
比較回路部を表している。
第１図図示の回路における動作，特にトランジスタ１
−１と１−４との第１群のスイッチング素子およびトラ
ンジスタ１−２と１−３との第２群のスイッチング素子
が交互にオンされることに関して，従来の構成と実質的
に変わりはない。ただ，抵抗５−１ないし５−４がもう
けられ，負荷３上に生じている電圧の極性を検出するよ
うにしている。
−１と１−４との第１群のスイッチング素子およびトラ
ンジスタ１−２と１−３との第２群のスイッチング素子
が交互にオンされることに関して，従来の構成と実質的
に変わりはない。ただ，抵抗５−１ないし５−４がもう
けられ，負荷３上に生じている電圧の極性を検出するよ
うにしている。
即ち負荷３の図示右側の電圧（RV）と図示左側の電圧
（LV）とを抽出し， RV−LV≧＋ΔＶ となる期間を第１の極性とみなし，また LV−RV≧＋ΔＶ となる期間を第２の極性とみなし，極性検出部６がこの
旨を極性比較回路部８に通知する。
（LV）とを抽出し， RV−LV≧＋ΔＶ となる期間を第１の極性とみなし，また LV−RV≧＋ΔＶ となる期間を第２の極性とみなし，極性検出部６がこの
旨を極性比較回路部８に通知する。
矩形波発振回路部７は矩形波出力を発しており，極性
比較回路部８は，当該矩形波発振回路部７の出力の極性
と上記極性検出部６からの極性とを比較する。そして，
両者の極性が異なっている期間はちょうど負荷に存在す
るコンデンサからの放電が行なわれている期間に対応し
ていることから、その期間だけ，スイッチング素子全体
をオフ状態におく所の休止期間を与えるようにしてい
る。
比較回路部８は，当該矩形波発振回路部７の出力の極性
と上記極性検出部６からの極性とを比較する。そして，
両者の極性が異なっている期間はちょうど負荷に存在す
るコンデンサからの放電が行なわれている期間に対応し
ていることから、その期間だけ，スイッチング素子全体
をオフ状態におく所の休止期間を与えるようにしてい
る。
上記の動作状況は，第２図図示のタイムチャートによ
って明らかにされている。第２図において，「休止」と
している期間が，上記休止期間に対応している。そし
て，当該休止期間は，負荷３に存在するコンデンサの電
圧が，図示ハッチングで示すように，放電によって減衰
してゆく期間に相当している。
って明らかにされている。第２図において，「休止」と
している期間が，上記休止期間に対応している。そし
て，当該休止期間は，負荷３に存在するコンデンサの電
圧が，図示ハッチングで示すように，放電によって減衰
してゆく期間に相当している。
このために，負荷３に存在するコンデンサが放電する
期間を待って，例えばトランジスタ１−２と１−３との
組からトランジスタ１−１と１−４との組に転換される
こととなる。即ちコンデンサが放電する期間と、スイッ
チング素子がオンされて充電される期間とが分離される
形となり，過大な電流が流れることが防止される。
期間を待って，例えばトランジスタ１−２と１−３との
組からトランジスタ１−１と１−４との組に転換される
こととなる。即ちコンデンサが放電する期間と、スイッ
チング素子がオンされて充電される期間とが分離される
形となり，過大な電流が流れることが防止される。
以上説明した如く，本発明によれば，上述の休止期間
を置くように制御するに当たって，発振回路部出力の極
性と負荷の極性とを照合するだけの処理によって，上記
休止期間を生じさせることができる。このために，例え
ば，上記休止期間を置くに当たって，発振回路部出力波
形自体に，予め定めた電圧零の期間をもうけるようにす
るなどの，従来公知の構成にくらべて，回路構成がきわ
めて簡単になる。即ちデジタル処理によっても所期の目
的を達成することが可能になっている。
を置くように制御するに当たって，発振回路部出力の極
性と負荷の極性とを照合するだけの処理によって，上記
休止期間を生じさせることができる。このために，例え
ば，上記休止期間を置くに当たって，発振回路部出力波
形自体に，予め定めた電圧零の期間をもうけるようにす
るなどの，従来公知の構成にくらべて，回路構成がきわ
めて簡単になる。即ちデジタル処理によっても所期の目
的を達成することが可能になっている。
第１図は本発明の原理構成図であって本発明の実施例を
構成するもの，第２図はその動作を説明するタイムチャ
ート，第３図は従来の構成，第４図はその動作を説明す
るタイムチャートを示す。 図中,1はスイッチング素子（トランジスタ）,2はフリー
ホイリング・ダイオード,3は負荷,3−Ｃはコンデンサ負
荷,4は直流電源,5は電圧検出抵抗,6は極性検出部,7は矩
形波発振回路部,8は極性比較回路部を表す。
構成するもの，第２図はその動作を説明するタイムチャ
ート，第３図は従来の構成，第４図はその動作を説明す
るタイムチャートを示す。 図中,1はスイッチング素子（トランジスタ）,2はフリー
ホイリング・ダイオード,3は負荷,3−Ｃはコンデンサ負
荷,4は直流電源,5は電圧検出抵抗,6は極性検出部,7は矩
形波発振回路部,8は極性比較回路部を表す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−148591（ＪＰ，Ａ) 特開 昭60−249874（ＪＰ，Ａ) 特開 昭60−229676（ＪＰ，Ａ)
Claims (1)
- 【請求項１】フリーホイリング・ダイオードが外付けさ
れあるいは内蔵されるスイッチング素子をそなえ、 当該スイッチング素子をブリッヂ接続し、 当該ブリッヂ接続の中性点間にコンデンサを含む負荷を
接続したインバータ回路において、 上記ブリッヂ接続における非対向位置に存在する少なく
とも上記スイッチング素子に夫々並列に電圧検出抵抗を
接続し、 当該夫々の電圧検出抵抗上に発生した検出電圧を抽出し
て上記負荷に生じている電圧の極性を検出し、 かつ当該極性と上記スイッチング素子を制御する発振回
路出力の極性とを比較するよう構成してなり、 該比較結果にもとづいて、上記発振回路出力の極性に対
して上記負荷に生じている電圧の極性が異なる極性とな
っている期間をもって休止期間として決定し、 当該休止期間に対応して、上記ブリッヂ接続されている
第１群のスイッチング素子がオフされた後に第２群のス
イッチング素子をオンせしめない期間を与えた ことを特徴とするインバータ保護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61062436A JPH0817575B2 (ja) | 1986-03-20 | 1986-03-20 | インバ−タ保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61062436A JPH0817575B2 (ja) | 1986-03-20 | 1986-03-20 | インバ−タ保護方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62221877A JPS62221877A (ja) | 1987-09-29 |
| JPH0817575B2 true JPH0817575B2 (ja) | 1996-02-21 |
Family
ID=13200136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61062436A Expired - Lifetime JPH0817575B2 (ja) | 1986-03-20 | 1986-03-20 | インバ−タ保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817575B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5696485B2 (ja) * | 2011-01-12 | 2015-04-08 | 株式会社安川電機 | インバータ装置および電動機ドライブシステム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4412166A (en) * | 1981-02-26 | 1983-10-25 | International Business Machines Corporation | Stepper motor drive circuit for synchronous switching of core winding |
| JPS60229676A (ja) * | 1984-04-26 | 1985-11-15 | Mitsubishi Electric Corp | Ｐｗｍインバ−タ |
| JPH0642783B2 (ja) * | 1984-05-24 | 1994-06-01 | 神鋼電機株式会社 | インバータ用変圧器の偏磁防止方法 |
-
1986
- 1986-03-20 JP JP61062436A patent/JPH0817575B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62221877A (ja) | 1987-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5099408A (en) | System for controlling a PWM inverter having delay time compensation | |
| EP0111567B1 (en) | Apparatus for processing regenerative energy of ac motor | |
| JPH0817575B2 (ja) | インバ−タ保護方式 | |
| JPH0759384A (ja) | インバータ装置 | |
| JP3376787B2 (ja) | 電力変換器の指令電圧補正装置 | |
| JP3443136B2 (ja) | モータの大地短絡検出回路 | |
| JPH03150075A (ja) | インバータ装置の駆動回路 | |
| JP3252603B2 (ja) | インバータの電流制限時損失増加防止方法 | |
| EP0026048B1 (en) | Method of and means for controlling operation of electric devices | |
| JPS62290361A (ja) | パルス幅変調制御インバ−タの制御方式 | |
| JPS63114527A (ja) | インバ−タ式発電機 | |
| JPH0422670B2 (ja) | ||
| JP2628899B2 (ja) | インバータの転流失敗検出装置 | |
| JPS6166578A (ja) | 電動機の回生制動回路 | |
| JP2886398B2 (ja) | ステッピングモ−タの駆動装置 | |
| JPS62230323A (ja) | 電力変換器の故障検出装置 | |
| US4736141A (en) | Apparatus to control direction of rotation of a brushless motor as a function of power polarity | |
| JPH02129562A (ja) | 出力電圧検出回路 | |
| JPH0521996Y2 (ja) | ||
| JP2718856B2 (ja) | トランジスタスイッチング回路 | |
| JPH02269479A (ja) | インバータ装置 | |
| JPH0533680U (ja) | 並列ｉｇｂｔの破損素子検出回路 | |
| JPH0755055B2 (ja) | 電圧形ｐｗｍインバータの出力電流制限方法 | |
| JPH0550231B2 (ja) | ||
| JPS63299782A (ja) | Ｐｗｍ制御回路 |