Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0821162B2 - Writing circuit of flexible disk device - Google Patents
[go: Go Back, main page]

JPH0821162B2 - Writing circuit of flexible disk device - Google Patents

Writing circuit of flexible disk device

Info

Publication number
JPH0821162B2
JPH0821162B2 JP26980289A JP26980289A JPH0821162B2 JP H0821162 B2 JPH0821162 B2 JP H0821162B2 JP 26980289 A JP26980289 A JP 26980289A JP 26980289 A JP26980289 A JP 26980289A JP H0821162 B2 JPH0821162 B2 JP H0821162B2
Authority
JP
Japan
Prior art keywords
output
fet
gate
diode
channel mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26980289A
Other languages
Japanese (ja)
Other versions
JPH03132903A (en
Inventor
仁 木村
政信 町田
Original Assignee
群馬日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群馬日本電気株式会社 filed Critical 群馬日本電気株式会社
Priority to JP26980289A priority Critical patent/JPH0821162B2/en
Publication of JPH03132903A publication Critical patent/JPH03132903A/en
Publication of JPH0821162B2 publication Critical patent/JPH0821162B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はフレキシブルデイスク装置の書込み回路に関
し、特に低電圧で動作させるフレキシブルデイスク装置
に関する。
The present invention relates to a write circuit for a flexible disk device, and more particularly to a flexible disk device that operates at a low voltage.

(従来の技術) 従来、この種の書込み回路は第3図に示すように構成
されており、書込み時に書込み/読出しヘツドには電源
電圧が加えられるようになつていた。
(Prior Art) Conventionally, a write circuit of this type is configured as shown in FIG. 3, and a power supply voltage is applied to the write / read head during writing.

第3図において、31はトグルフリツプフロツプ、32は
定電流源、33,34はそれぞれMOS−FET、35,36はそれぞれ
ダイオード、37,38はそれぞれヘツドのインダクタであ
る。ライトデータは信号線301を介して書込み回路に入
力され、トグルフリツプフロツプ31を介してドライブ用
のMOS−FET33,34に加えられる。
In FIG. 3, 31 is a toggle flip-flop, 32 is a constant current source, 33 and 34 are MOS-FETs respectively, 35 and 36 are diodes respectively, and 37 and 38 are head inductors. The write data is input to the write circuit via the signal line 301 and added to the drive MOS-FETs 33 and 34 via the toggle flip-flop 31.

(発明が解決しようとする課題) 上述した従来の書込み回路は、書込み時にだけ電源電
圧が加えられるようになつている。このため、低電圧動
作のフレキシブルデイスク装置においては、書込み/読
出しヘツドのインダクタンスにより書込み電流の立上り
が遅く、オーバーライト特性が悪いという欠点がある。
(Problems to be Solved by the Invention) In the above-described conventional write circuit, the power supply voltage is applied only when writing. Therefore, the flexible disk device operating at a low voltage has a drawback that the write current rises slowly due to the inductance of the write / read head and the overwrite characteristic is poor.

本発明の目的は、書込み/読出しヘツドに一定期間だ
け倍電圧を加えることにより上記欠点を除去し、書込み
電流の立上り特性を改善できるように構成したフレキシ
ブルデイスク装置の書込み回路を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a write circuit for a flexible disk device which is configured to eliminate the above-mentioned drawbacks by applying a voltage double to the write / read head for a certain period and improve the rising characteristic of the write current. .

(課題を解決するための手段) 本発明によるフレキシブルデイスク装置の書込み回路
は、トグルフリツプフロツプと、モノステーブルマルチ
バイブレータと、第1および第2のADNゲートと、NOTゲ
ートと、第1および第2のダイオードと、第1〜第6の
nチヤネル形MOS−FETと、第1および第2の抵抗器と、
定電流源と、キヤパシタとを具備して構成したものであ
る。
(Means for Solving the Problem) A writing circuit of a flexible disk device according to the present invention comprises a toggle flip-flop, a monostable multivibrator, first and second ADN gates, a NOT gate, first and A second diode, first to sixth n-channel MOS-FETs, first and second resistors,
It comprises a constant current source and a capacitor.

トグルフリツプフロツプは、ホストより送られてくる
ライトデータ信号を受けて、状態変化を検出するための
ものである。
The toggle flip flop is for receiving a write data signal sent from the host and detecting a state change.

モノステーブルマルチバイブレータは、ホストより送
られてくるライトデータ信号を受けてパルスを発生する
ためのものである。
The monostable multivibrator is for receiving the write data signal sent from the host and generating a pulse.

第1のADNゲートは、トグルフリツプフロツプのQ出
力とモノステーブルマルチバイブレータの出力との論理
積を求めるためのものである。
The first ADN gate is for obtaining the logical product of the Q output of the toggle flipflop and the output of the monostable multivibrator.

第2のANDゲートは、トグルフリツプフロツプの出
力とモノステーブルマルチバイブレータの出力との論理
積を求めるためのものである。
The second AND gate is for obtaining a logical product of the output of the toggle flipflop and the output of the monostable multivibrator.

NOTゲートは、モノステーブルマルチバイブレータの
出力の否定を求めるためのものである。
The NOT gate is for obtaining negation of the output of the monostable multivibrator.

第1のダイオードは、書込み/読出しヘツドの一端に
アノードの接続されたものである。
The first diode has an anode connected to one end of the write / read head.

第2のダイオードは、書込み/読出しヘツドの他の一
端にアノードの接続されたものである。
The second diode has the anode connected to the other end of the write / read head.

第1のnチヤネル形MOS−FETは、そのドレーン端子を
第1のダイオードのカソードに接続し、そのゲート端子
を第1のANDゲートの出力に接続したものである。
The first n-channel MOS-FET has its drain terminal connected to the cathode of the first diode and its gate terminal connected to the output of the first AND gate.

第2のnチヤネル形MOS−FETは、そのドレーン端子を
第2のダイオードのカソードに接続し、ゲート端子を第
2のANDゲートの出力に接続したものである。
The second n-channel MOS-FET has its drain terminal connected to the cathode of the second diode and its gate terminal connected to the output of the second AND gate.

第3のnチヤネル形MOS−FETは、そのドレーン端子を
第1のダイオードのカソードに接続し、ゲート端子をト
グルフリツプフロツプのQ出力に接続したものである。
The third n-channel MOS-FET has its drain terminal connected to the cathode of the first diode and its gate terminal connected to the Q output of the toggle flip-flop.

第4のnチヤネル形MOS−FETは、そのドレーン端子を
第2のダイオードのカソードに接続し、ゲート端子をト
グルフリツプフロツプの出力に接続したものである。
The fourth n-channel MOS-FET has its drain terminal connected to the cathode of the second diode and its gate terminal connected to the output of the toggle flip-flop.

第1の抵抗器は、第1および第3のダイオードのカソ
ード間を接続するためのものである。
The first resistor is for connecting between the cathodes of the first and third diodes.

定電流源は、第3および第4のnチヤネル形MOS−FET
のソースに共通に接続されたものである。
The constant current sources are the third and fourth n-channel MOS-FETs.
Is commonly connected to the source of.

第5のnチヤネル形MOS−FETは、そのゲート端子をモ
ノステーブルマルチバイブレータの出力に接続したもの
である。
The fifth n-channel MOS-FET has its gate terminal connected to the output of the monostable multivibrator.

第6のnチヤネル形MOS−FETは、そのゲート端子をNO
Tゲートの出力に接続し、ドレーン端子を第1および第
2のnチヤネル形MOS−FETのソース端子に接続したもの
である。
The sixth n-channel MOS-FET has its gate terminal NO.
The drain terminal is connected to the output of the T gate, and the drain terminal is connected to the source terminals of the first and second n-channel MOS-FETs.

第2の抵抗器は、一端を電源に接続し他端を第5のn
チヤネル形MOS−FETのドレーン端子に接続したものであ
る。
The second resistor has one end connected to the power supply and the other end connected to the fifth n
It is connected to the drain terminal of a channel MOS-FET.

キヤパシタは、一端を第2の抵抗器に接続し、他端を
第6のnチヤネル形MOS−FETのドレーン端子に接続した
ものである。
The capacitor has one end connected to the second resistor and the other end connected to the drain terminal of the sixth n-channel MOS-FET.

(実施例) 次に、本発明について図面を参照して説明する。(Example) Next, this invention is demonstrated with reference to drawings.

第1図は、本発明によるフレキシブルデイスク装置の
書込み回路の一実施例を示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a writing circuit of a flexible disk device according to the present invention.

第1図において、1はトグルフリツプフロツプ、2は
モノステーブルマルチバイブレータ、3,4はそれぞれAND
ゲート、5はNOTゲート、6は定電流源、7〜12はそれ
ぞれnチヤネル形MOS−FET、13,14はダイオード、15,16
はヘツドのインダクタ、17,19はそれぞれ抵抗器、18は
キヤパシタである。トグルフリツプフロツプ1はホスト
より信号線101を介して送られるライトデータごとに出
力レベルを反転する。モノステーブルマルチバイブレー
タ2は、ライトデータが加えられてから一定時間だけ、
高レベルを保持する。ANDゲート3,4は入力の論理積を出
力し、NOTゲート5は入力の否定レベルを出力する。n
チヤネル形MOS−FET7〜12は、それぞれゲート端子電圧
が高レベルのときにオンする。
In FIG. 1, 1 is a toggle flip-flop, 2 is a monostable multivibrator, and 3 and 4 are AND respectively.
Gate, 5 is a NOT gate, 6 is a constant current source, 7 to 12 are n-channel type MOS-FETs, 13 and 14 are diodes, and 15 and 16 are
Is a head inductor, 17 and 19 are resistors, and 18 is a capacitor. The toggle flip-flop 1 inverts the output level for each write data sent from the host via the signal line 101. The monostable multivibrator 2 is for a certain time after the write data is added,
Hold a high level. The AND gates 3 and 4 output the logical product of the inputs, and the NOT gate 5 outputs the negative level of the inputs. n
Each of the channel type MOS-FETs 7 to 12 is turned on when the gate terminal voltage is high level.

第2図は、第1図に示す書込み回路の動作を示すタイ
ミングチヤートである。
FIG. 2 is a timing chart showing the operation of the write circuit shown in FIG.

以下、第2図のタイミングチヤートに従つて上記動作
を説明する。
The above operation will be described below with reference to the timing chart of FIG.

まず、ライトデータが送られていない状態から動作が
開始する。この状態でトグルフリツプフロツプ1のQ出
力は低レベルであり、その出力は高レベルである。ま
た、nチヤネル形MOS−FET7はオフ、nチヤネル形MOS−
FET8はオンである。また、モノステーブルマルチバイブ
レータ2の出力は低レベル、NOTゲート5の出力は高レ
ベルであつて、nチヤネル形MOS−FET12はオン、nチヤ
ネル形MOS−FET11はオフである。そのため、キヤパシタ
18は抵抗器19を介して電源電圧Vccまで充電され、両端
に電源電圧Vccとほぼ等しい電位を有する。
First, the operation starts from the state where the write data is not sent. In this state, the Q output of the toggle flip-flop 1 is at low level and its output is at high level. Also, n-channel MOS-FET7 is off, n-channel MOS-
FET8 is on. The output of the monostable multivibrator 2 is low, the output of the NOT gate 5 is high, the n-channel MOS-FET 12 is on, and the n-channel MOS-FET 11 is off. Therefore, Kyapashita
18 is charged to the power supply voltage Vcc through the resistor 19 and has a potential substantially equal to the power supply voltage Vcc at both ends.

ここで、ホストより信号線101を介してライトデータ
が送られてくると、トグルフリツプフロツプ1は反転
し、nチヤネル形MOS−FET7がオン、nチヤネル形MOS−
FET8がオフとなる。このとき、モノステーブルマルチバ
イブレータ2の出力も高レベルとなり、ANDゲート4の
出力が高レベルとなつて、nチヤネル形MOS−FET9もオ
ンになる。
Here, when write data is sent from the host through the signal line 101, the toggle flip-flop 1 is inverted, the n-channel MOS-FET 7 is turned on, and the n-channel MOS-
FET8 turns off. At this time, the output of the monostable multivibrator 2 also becomes high level, the output of the AND gate 4 becomes high level, and the n-channel MOS-FET 9 is also turned on.

そこで、nチヤネル形MOS−FET11がオンになり、nチ
ヤネル形MOS−FET12がオフになるため、nチヤネル形MO
S−FET11のドレーン端子は、ほぼGNDレベルに等しくな
る。キヤパシタ18は、この時点で電位Vccに充電されて
いるため、nチヤネル形MOS−FET9のソース端子の電圧
は−Vccとなる。このため、書込み/読出しヘツドに
は、ほぼ2Vccの電圧が加えられて電流が急速に立上る。
Therefore, the n-channel type MOS-FET 11 is turned on and the n-channel type MOS-FET 12 is turned off, so that the n-channel type MO-FET is turned on.
The drain terminal of S-FET11 becomes almost equal to the GND level. Since the capacitor 18 is charged to the potential Vcc at this point, the voltage of the source terminal of the n-channel type MOS-FET 9 becomes -Vcc. Therefore, a voltage of approximately 2 Vcc is applied to the write / read head and the current rises rapidly.

この後、モノステーブルマルチバイブレータ2の出力
は低レベルとなり、ANDゲート3の出力は低レベル、n
チヤネル形MOS−FET9はオフになり、従来技術と同等の
回路動作となる。また、nチヤネル形MOS−FET11はオ
フ、nチヤネル形MOS−FET12はオンになり、キヤパシタ
18は抵抗器19により充電される。
After that, the output of the monostable multivibrator 2 becomes low level, the output of the AND gate 3 becomes low level, n
The channel type MOS-FET 9 is turned off, and the circuit operation becomes equivalent to that of the prior art. Also, the n-channel type MOS-FET11 is turned off and the n-channel type MOS-FET12 is turned on.
18 is charged by resistor 19.

次のライトデータが入ると、トグルフリツプフロツプ
1が反転し、nチヤネル形MOS−FET10がオンになつて同
様の動作を行い、書込み/読出しヘツドの電流が急速に
立上がる。
When the next write data is input, the toggle flip-flop 1 is inverted, the n-channel MOS-FET 10 is turned on and the same operation is performed, and the current of the write / read head rises rapidly.

(発明の効果) 以上説明したように本発明は、書込み/読出しヘツド
に一定期間だけ倍電圧を加えることにより、電流の立上
り特性を改善し、オーバーライト特性をよくすることが
できるという効果がある。
(Effect of the Invention) As described above, the present invention has an effect that the rising characteristic of the current can be improved and the overwrite characteristic can be improved by applying the doubled voltage to the write / read head only for a certain period. .

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明によるフレキシブルデイスク装置の書
込み回路の一実施例を示す回路ブロツク図である。 第2図は、第1図の書込み回路の動作を示すタイミング
チヤートである。 第3図は、従来技術によるフレキシブルデイスク装置の
書込み回路の一例を示す回路ブロツク図である。 1,31……トグルフリツプフロツプ 2……モノステーブルマルチバイブレータ 3,4……ANDゲート 5……NOTゲート 7〜12,33,34……nチヤネル形MOS−FET 15,16,37,38……書込み/読出しヘツドのインダクタ 13,14,35,36……ダイオード 17,19,39……抵抗器 18……キヤパシタ 6,32……定電流源 101,301……信号線
FIG. 1 is a circuit block diagram showing an embodiment of a writing circuit of a flexible disk device according to the present invention. FIG. 2 is a timing chart showing the operation of the write circuit of FIG. FIG. 3 is a circuit block diagram showing an example of a writing circuit of a flexible disk device according to the prior art. 1,31 ...... Toggle flip flop 2 …… Monostable multivibrator 3,4 …… AND gate 5 …… NOT gate 7 to 12,33,34 …… n Channel type MOS-FET 15,16,37, 38 …… Write / read head inductor 13,14,35,36 …… Diode 17,19,39 …… Resistor 18 …… Capacitor 6,32 …… Constant current source 101,301 …… Signal line

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】ホストより送られてくるライトデータ信号
を受けて状態変化を検出するためのトグルフリツプフロ
ツプと、ホストより送られてくるライトデータ信号を受
けてパルスを発生するためのモノステーブルマルチバイ
ブレータと、前記トグルフリツプフロツプのQ出力と前
記モノステーブルマルチバイブレータの出力との論理積
を求めるための第1のANDゲートと、前記トグルフリツ
プフロツプの出力と前記モノステーブルマルチバイブ
レータの出力との論理積を求めるための第2のANDゲー
トと、前記モノステーブルマルチバイブレータの出力の
否定を求めるためのNOTゲートと、書込み/読出しヘツ
ドの一端にアノードの接続された第1のダイオードと、
前記書込み/読出しヘツドの他の一端にアノードの接続
された第2のダイオードと、ドレーン端子を前記第1の
ダイオードのカソードに接続し、ゲート端子を前記第1
のANDゲートの出力に接続した第1のnチヤネル形MOS−
FETと、ドレーン端子を前記第2のダイオードのカソー
ドに接続し、ゲート端子を前記第2のANDゲートの出力
に接続した第2のnチヤネル形MOS−FETと、ドレーン端
子を前記第1のダイオードのカソードに接続し、ゲート
端子を前記トグルフリツプフロツプのQ出力に接続した
第3のnチヤネル形MOS−FETと、ドレーン端子を前記第
2のダイオードのカソードに接続し、ゲート端子を前記
トグルフリツプフロツプの出力に接続した第4のnチ
ヤネル形MOS−FETと、前記第1および第2のダイオード
のカソード間を接続するための第1の抵抗器、前記第3
および第4のnチヤネル形MOS−FETのソースに共通に接
続された定電流源と、ゲート端子を前記モノステーブル
マルチバイブレータの出力に接続した第5のnチヤネル
形MOS−FETと、ゲート端子を前記NOTゲートの出力に接
続し、ドレーン端子を前記第1および第2のチヤネル形
MOS−FETのソース端子に接続した第6のnチヤネル形MO
S−FETと、一端を電源に接続し他端を前記第5のnチヤ
ネル形MOS−FETのドレーン端子に接続した第2の抵抗器
と、一端を前記第2の抵抗器に接続し、他端を前記第6
のnチヤネル形MOS−FETのドレーン端子に接続したキヤ
パシタとを具備して構成したことを特徴とするフレキシ
ブルデイスク装置の書込み回路。
1. A toggle flip-flop for receiving a write data signal sent from a host to detect a state change, and a monoslip for receiving a write data signal sent from the host to generate a pulse. A table multi-vibrator, a first AND gate for obtaining a logical product of the Q output of the toggle flip-flop and the output of the monostable multi-vibrator, the output of the toggle flip-flop and the monostable multi-vibrator. A second AND gate for obtaining the logical product of the output of the vibrator, a NOT gate for obtaining the negation of the output of the monostable multivibrator, and a first anode connected to one end of the write / read head with the anode connected. A diode,
A second diode having an anode connected to the other end of the write / read head, a drain terminal connected to the cathode of the first diode, and a gate terminal connected to the first diode.
N-channel MOS- connected to the output of the AND gate of
An FET, a second n-channel MOS-FET having a drain terminal connected to the cathode of the second diode and a gate terminal connected to the output of the second AND gate, and a drain terminal of the first diode. A third n-channel MOS-FET having a gate terminal connected to the Q output of the toggle flipflop, a drain terminal connected to the cathode of the second diode, and a gate terminal connected to the A fourth n-channel MOS-FET connected to the output of a toggle flipflop, a first resistor for connecting between the cathodes of the first and second diodes, and the third
And a constant current source commonly connected to the sources of the fourth n-channel MOS-FET, a fifth n-channel MOS-FET having a gate terminal connected to the output of the monostable multivibrator, and a gate terminal. Connect to the output of the NOT gate and connect the drain terminal to the first and second channel types.
6th n-channel type MO connected to the source terminal of MOS-FET
An S-FET, a second resistor having one end connected to a power supply and the other end connected to the drain terminal of the fifth n-channel MOS-FET, and one end connected to the second resistor, and the other. The end is the sixth
And a capacitor connected to the drain terminal of the n-channel type MOS-FET of the present invention, the writing circuit of the flexible disk device.
JP26980289A 1989-10-17 1989-10-17 Writing circuit of flexible disk device Expired - Fee Related JPH0821162B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26980289A JPH0821162B2 (en) 1989-10-17 1989-10-17 Writing circuit of flexible disk device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26980289A JPH0821162B2 (en) 1989-10-17 1989-10-17 Writing circuit of flexible disk device

Publications (2)

Publication Number Publication Date
JPH03132903A JPH03132903A (en) 1991-06-06
JPH0821162B2 true JPH0821162B2 (en) 1996-03-04

Family

ID=17477374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26980289A Expired - Fee Related JPH0821162B2 (en) 1989-10-17 1989-10-17 Writing circuit of flexible disk device

Country Status (1)

Country Link
JP (1) JPH0821162B2 (en)

Also Published As

Publication number Publication date
JPH03132903A (en) 1991-06-06

Similar Documents

Publication Publication Date Title
JPH0821162B2 (en) Writing circuit of flexible disk device
JP2555107B2 (en) Wave shaping circuit
JPS59144931U (en) Latched comparator
JPS5835200U (en) Sampling/hold circuit
JPH0548645B2 (en)
JPS6040132U (en) Phase switching circuit
JPS5857055U (en) switch drive circuit
JPS5933540U (en) reset circuit
JPS59191925A (en) Rectangular wave voltage generating circuit
JPS596299U (en) burnout circuit
JPS6074340U (en) Switching signal input circuit
JPS6180914A (en) Control method of gate drive circuit
JPS6135436U (en) integrated circuit
JPS6036698U (en) An electronic circuit that emits an alternating current waveform with an envelope
JPS583613U (en) clamp circuit
JPS59195818U (en) temperature compensation circuit
JPS59158025U (en) sensor circuit
JPS58127756U (en) Video signal gradation correction circuit
JPS6055111U (en) bias circuit
JPS5927620A (en) Driver circuit
JPS60116501U (en) Control signal switching circuit
JPS593609U (en) Muting circuit
JPS6081920A (en) Monostable multivibrator
JPH04241012A (en) Power-on reset circuit
JPS59177214U (en) low frequency amplifier

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees