JPH0821817B2 - ミューティング回路 - Google Patents
ミューティング回路Info
- Publication number
- JPH0821817B2 JPH0821817B2 JP1006111A JP611189A JPH0821817B2 JP H0821817 B2 JPH0821817 B2 JP H0821817B2 JP 1006111 A JP1006111 A JP 1006111A JP 611189 A JP611189 A JP 611189A JP H0821817 B2 JPH0821817 B2 JP H0821817B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- circuit
- resistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000035939 shock Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はミューティング回路に関し、特にGND基準入
力型の増幅回路の入力部に使用されるミューティング回
路に関する。
力型の増幅回路の入力部に使用されるミューティング回
路に関する。
GND基準入力型の増幅回路の入力部に使用される従来
のミューティング回路は、第２図に示すように、GND基
準入力型の増幅回路Ａの非反転入力端子ａと第１の入力
端子１との間には抵抗R1、R2が、第２の入力端子２との
間には抵抗R3、R4が接続され、抵抗R1と抵抗R2の接続点
にはエミッタ端子の接地されたトランジスタQ1のコレク
タ端子が接続され、抵抗R3と抵抗R4の接続点にはエミッ
タ端子の接地されたトランジスタQ2のコレクタ端子が接
続されている。トランジスタQ1のベース端子にはエミッ
タ端子がそれぞれ電源端子４に接続されたトランジスタ
Q4、Q5により構成されるカレントミラー回路のトランジ
スタQ4のコレクタ端子が接続され、トランジスタQ4,Q5
の共通ベース端子には、トランジスタQ5のコレクタ端子
と定電流源I1およびエミッタ端子がそれぞれ電源端子に
接続されたトランジスタQ6,Q7により構成されるカレン
トミラー回路のトランジスタQ6のコレクタ端子が接続さ
れ、トランジスタQ6,Q7の共通ベース端子にはトランジ
スタQ7のコレクタ端子とエミッタ端子が接地されたトラ
ンジスタQ9のコレクタ端子が接続され、このトランジス
タQ9のベース端子には抵抗R8を介してエミッタ端子が接
地されたトランジスタQ10のコレクタ端子と制御端子８
が接続され、トランジスタQ10のベース端子はミュート
制御端子６が接続されている。次にトランジスタQ2のベ
ース端子側の構成については、第２図に示すように、前
述のトランジスタQ4,Q5,Q6,Q7,Q9,Q10、抵抗R8、定電流
源I1に対するようにトランジスタQ11,Q12,Q13,Q14,Q16,
Q17、抵抗R7、定電流源I2が同じ構成となっている。た
だし、抵抗R7の一端とトランジスタQ17のコレクタ端子
には制御端子７が接続される。また、第1,第２の入力端
子1,2に接続されているRg1,Rg2はそれぞれ入力側の信号
源抵抗であり、GND基準入力型の増幅回路Ａの反転端子
に接続された抵抗R9,R10はこの増幅回路Ａの増幅率を決
定するためのものである。
のミューティング回路は、第２図に示すように、GND基
準入力型の増幅回路Ａの非反転入力端子ａと第１の入力
端子１との間には抵抗R1、R2が、第２の入力端子２との
間には抵抗R3、R4が接続され、抵抗R1と抵抗R2の接続点
にはエミッタ端子の接地されたトランジスタQ1のコレク
タ端子が接続され、抵抗R3と抵抗R4の接続点にはエミッ
タ端子の接地されたトランジスタQ2のコレクタ端子が接
続されている。トランジスタQ1のベース端子にはエミッ
タ端子がそれぞれ電源端子４に接続されたトランジスタ
Q4、Q5により構成されるカレントミラー回路のトランジ
スタQ4のコレクタ端子が接続され、トランジスタQ4,Q5
の共通ベース端子には、トランジスタQ5のコレクタ端子
と定電流源I1およびエミッタ端子がそれぞれ電源端子に
接続されたトランジスタQ6,Q7により構成されるカレン
トミラー回路のトランジスタQ6のコレクタ端子が接続さ
れ、トランジスタQ6,Q7の共通ベース端子にはトランジ
スタQ7のコレクタ端子とエミッタ端子が接地されたトラ
ンジスタQ9のコレクタ端子が接続され、このトランジス
タQ9のベース端子には抵抗R8を介してエミッタ端子が接
地されたトランジスタQ10のコレクタ端子と制御端子８
が接続され、トランジスタQ10のベース端子はミュート
制御端子６が接続されている。次にトランジスタQ2のベ
ース端子側の構成については、第２図に示すように、前
述のトランジスタQ4,Q5,Q6,Q7,Q9,Q10、抵抗R8、定電流
源I1に対するようにトランジスタQ11,Q12,Q13,Q14,Q16,
Q17、抵抗R7、定電流源I2が同じ構成となっている。た
だし、抵抗R7の一端とトランジスタQ17のコレクタ端子
には制御端子７が接続される。また、第1,第２の入力端
子1,2に接続されているRg1,Rg2はそれぞれ入力側の信号
源抵抗であり、GND基準入力型の増幅回路Ａの反転端子
に接続された抵抗R9,R10はこの増幅回路Ａの増幅率を決
定するためのものである。
かかる構成において、定常時の動作を説明すると、第
1,第２の入力端子1,2には入力信号は印加されたままで
あり、出力端子３から入力端子１の信号か入力端子２の
信号かを得るためには制御端子7,8をコントロールする
ことにより行える。もし制御端子７に制御信号が入力さ
れ、制御端子８に制御信号が入力されないとすると、入
力端子１側にあるトランジスタQ1は定電流源I1の電流が
トランジスタQ4,Q5よりなるカレントミラー回路を介し
てトランジスタQ1のベースに与えられオン状態となり入
力端子１に入力された信号が減衰させられ、入力端子２
側にあるトランジスタQ2は、定電流源I2の電流がトラン
ジスタQ13,Q14よりなるカレントミラー回路より供給さ
れ、トランジスタQ11,Q12よりなるカレントミラー回路
からトランジスタQ2のベースに電流が与えられなくなり
オフ状態となり、非反転入力端子ａには入力端子２に入
力された信号が伝達され増幅され出力端子３より出力さ
れる。また、制御端子７に制御信号が入力されず、制御
端子８に制御信号が入力された場合は前述の動作と逆の
動作となり、入力端子１に入力された信号が増幅され出
力端子３より出力される。上述のように定常時、出力端
子３には、入力端子１に入力された信号か入力端子２に
入力された信号が増幅されて出力されている。ここでミ
ュート制御端子６にミュート制御信号が入力されるとト
ランジスタQ10,Q17がオン状態、トランジスタQ9,Q16が
オフ状態となり、定電流源I1,I2の電流がそれぞれカレ
ントミラー構成のトランジスタQ4,Q5およびトランジス
タQ11,Q12を介してトランジスタQ1,Q2のベース端子にそ
れぞれ供給され、トランジスタQ1,Q2がオン状態となり
入力端子1,2に入力された信号が減衰させられ出力端子
３より信号が出力されなくなり、ミューティングをかけ
られたことになる。
1,第２の入力端子1,2には入力信号は印加されたままで
あり、出力端子３から入力端子１の信号か入力端子２の
信号かを得るためには制御端子7,8をコントロールする
ことにより行える。もし制御端子７に制御信号が入力さ
れ、制御端子８に制御信号が入力されないとすると、入
力端子１側にあるトランジスタQ1は定電流源I1の電流が
トランジスタQ4,Q5よりなるカレントミラー回路を介し
てトランジスタQ1のベースに与えられオン状態となり入
力端子１に入力された信号が減衰させられ、入力端子２
側にあるトランジスタQ2は、定電流源I2の電流がトラン
ジスタQ13,Q14よりなるカレントミラー回路より供給さ
れ、トランジスタQ11,Q12よりなるカレントミラー回路
からトランジスタQ2のベースに電流が与えられなくなり
オフ状態となり、非反転入力端子ａには入力端子２に入
力された信号が伝達され増幅され出力端子３より出力さ
れる。また、制御端子７に制御信号が入力されず、制御
端子８に制御信号が入力された場合は前述の動作と逆の
動作となり、入力端子１に入力された信号が増幅され出
力端子３より出力される。上述のように定常時、出力端
子３には、入力端子１に入力された信号か入力端子２に
入力された信号が増幅されて出力されている。ここでミ
ュート制御端子６にミュート制御信号が入力されるとト
ランジスタQ10,Q17がオン状態、トランジスタQ9,Q16が
オフ状態となり、定電流源I1,I2の電流がそれぞれカレ
ントミラー構成のトランジスタQ4,Q5およびトランジス
タQ11,Q12を介してトランジスタQ1,Q2のベース端子にそ
れぞれ供給され、トランジスタQ1,Q2がオン状態となり
入力端子1,2に入力された信号が減衰させられ出力端子
３より信号が出力されなくなり、ミューティングをかけ
られたことになる。
このミューティング回路では通常時に非反転入力端子
の持つ直流電圧Va1は（１）式に示すようになる。
の持つ直流電圧Va1は（１）式に示すようになる。
ここで、IINはGND基準入力型の増幅回路Ａより流出さ
れる電流値であり、VCESAT(Q1)はトランジスタQ1の持つ
飽和電圧値である。
れる電流値であり、VCESAT(Q1)はトランジスタQ1の持つ
飽和電圧値である。
次にミュート時に非反転入力端子の持つ直流電圧Va2
は（２）式に示すようになる。
は（２）式に示すようになる。
ここで、VCESAT(Q2)はトランジスタQ2の持つ飽和電圧
値である。
値である。
（１）式、（２）式で示されたVa1とVa2の差の電圧値
が増幅回路Ａを介して増幅回路Ａの増幅率倍され、出力
端子３の直流電圧を変動させる。この変動分がミュート
時のショック音となる。
が増幅回路Ａを介して増幅回路Ａの増幅率倍され、出力
端子３の直流電圧を変動させる。この変動分がミュート
時のショック音となる。
ここで、（１）式，（２）式にR2＝R4＝10KΩ,Rg2＝1
0KΩ,VCESAT(Q1)＝VCESAT(Q2)＝3.2mV、IIN＝0.23μA,A
v＝100倍の値を代入すると、Va1＝3.88［mV］,Va2＝4.3
5［mV］となりVa1とVa2の差は0.47［mV］であり、出力
端子３での直流変化分は47［mV］となる。
0KΩ,VCESAT(Q1)＝VCESAT(Q2)＝3.2mV、IIN＝0.23μA,A
v＝100倍の値を代入すると、Va1＝3.88［mV］,Va2＝4.3
5［mV］となりVa1とVa2の差は0.47［mV］であり、出力
端子３での直流変化分は47［mV］となる。
本発明のミューティング回路は、 GND基準入力型の増幅回路の非反転入力端子と第１の
入力端子との間に接続された第１、第２の抵抗と、 前記非反転入力端子と第２の入力端子との間に接続さ
れた第３、第４の抵抗と、 前記非反転入力端子とGND間に接続された第５、第６
の抵抗と、 第１の抵抗と第２の抵抗の接続点にコレクタ端子が接
続された第１のトランジスタと、 第３の抵抗と第４の抵抗の接続点にコレクタ端子が接
続された第２のトランジスタと、 第５の抵抗と第６の抵抗の接続点にコレクタ端子が接
続された第３のトランジスタと、 第１のトランジスタのベース端子に第１の定電流源の
電流を供給するための第１のカレントミラー回路と、 第１の定電流源へ制御信号により電流供給を行い、ミ
ュート制御信号により電流供給を断つための回路と、 第２のトランジスタのベース端子に第２の定電流源の
電流を供給するためのカレントミラー回路と、 第２の定電流源へ制御信号により電流供給を行い、ミ
ュート制御信号により電流供給を断つための回路と、 第３のとトランジスタのベース端子に第３の定電流源
の電流を供給するためのカレントミラー回路と、 第３の定電流源へミュート制御信号により電流供給を
行うための回路とを含み、 第１、第２、第３のトランジスタのエミッタは接地さ
れている。
入力端子との間に接続された第１、第２の抵抗と、 前記非反転入力端子と第２の入力端子との間に接続さ
れた第３、第４の抵抗と、 前記非反転入力端子とGND間に接続された第５、第６
の抵抗と、 第１の抵抗と第２の抵抗の接続点にコレクタ端子が接
続された第１のトランジスタと、 第３の抵抗と第４の抵抗の接続点にコレクタ端子が接
続された第２のトランジスタと、 第５の抵抗と第６の抵抗の接続点にコレクタ端子が接
続された第３のトランジスタと、 第１のトランジスタのベース端子に第１の定電流源の
電流を供給するための第１のカレントミラー回路と、 第１の定電流源へ制御信号により電流供給を行い、ミ
ュート制御信号により電流供給を断つための回路と、 第２のトランジスタのベース端子に第２の定電流源の
電流を供給するためのカレントミラー回路と、 第２の定電流源へ制御信号により電流供給を行い、ミ
ュート制御信号により電流供給を断つための回路と、 第３のとトランジスタのベース端子に第３の定電流源
の電流を供給するためのカレントミラー回路と、 第３の定電流源へミュート制御信号により電流供給を
行うための回路とを含み、 第１、第２、第３のトランジスタのエミッタは接地さ
れている。
以上の構成に示したとおり、第５、第６の抵抗と、第
３のトランジスタと、第３のトランジスタのベース端子
に第３の定電流源を供給するためのカレントミラー回路
と、第３の定電流源へミュート制御信号により電流供給
を行うための回路とを付加したことによって、これらが
無い従来のものに比べて非反転入力端子のミュート切替
時のレベル変化を小さくできる。
３のトランジスタと、第３のトランジスタのベース端子
に第３の定電流源を供給するためのカレントミラー回路
と、第３の定電流源へミュート制御信号により電流供給
を行うための回路とを付加したことによって、これらが
無い従来のものに比べて非反転入力端子のミュート切替
時のレベル変化を小さくできる。
好ましくは、通常時に非反転入力端子の持つ直流電圧
Va1とミュート時に非反転入力端子の持つ直流電圧Va2は
それぞれ後述する（４）式と（５）式で表されることか
ら、第２、第４、第６の抵抗の抵抗値をほぼ等しくし、
第５の抵抗の抵抗値を第３の抵抗の抵抗値と第２の入力
端子の信号源抵抗値の和にほぼ等しくし、第１、第２、
第３のトランジスタの飽和電圧値をほぼ等しくする方が
よく、これにより、直流電圧Va1とVa2はほぼ等しくな
り、その結果としてミュート切替時のショックをほぼ無
くすことができる。
Va1とミュート時に非反転入力端子の持つ直流電圧Va2は
それぞれ後述する（４）式と（５）式で表されることか
ら、第２、第４、第６の抵抗の抵抗値をほぼ等しくし、
第５の抵抗の抵抗値を第３の抵抗の抵抗値と第２の入力
端子の信号源抵抗値の和にほぼ等しくし、第１、第２、
第３のトランジスタの飽和電圧値をほぼ等しくする方が
よく、これにより、直流電圧Va1とVa2はほぼ等しくな
り、その結果としてミュート切替時のショックをほぼ無
くすことができる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明のミューティング回路の一実施例の回
路図で、第２図の同等部分は同一符号をもって示す。
路図で、第２図の同等部分は同一符号をもって示す。
図において、GND基準入力型の増幅回路Ａの非反転入
力端子ａとGNDとの間には抵抗R5,R6が接続され、抵抗R5
と抵抗R6の接続点にはエミッタ端子の接地されたトラン
ジスタQ3のコレクタ端子が接続され、トランジスタQ3の
ベース端子には、エミッタ端子がそれぞれ電源端子４に
接続されたトランジスタQ18,Q19により構成されるカレ
ントミラー回路のトランジスタQ18のコレクタ端子が接
続され、トランジスタQ18,Q19の共通ベース端子には、
トランジスタQ19のコレクタ端子と定電流源I3およびエ
ミッタ端子がそれぞれ電流端子に接続されたトランジス
タQ20,Q21により構成されるカレントミラー回路のトラ
ンジスタQ20のコレクタ端子が接続され、トランジスタQ
20,Q21の共通ベース端子には、トランジスタQ21のコレ
クタ端子とエミッタ端子の接地されたトランジスタQ23
が接続され、このトランジスタQ23のベース端子にはミ
ュート制御端子６が接続されている。他の回路構成は第
２図のそれと同等であり省略する。ここで、R2＝R4＝R
6、R5＝R3＋Rg2、VCESAT(Q1)＝VCESAT(Q2)＝VCESAT(Q3)
（VCESAT(Q3)はトランジスタQ3の飽和電圧値）となるよ
うに設定されている。
力端子ａとGNDとの間には抵抗R5,R6が接続され、抵抗R5
と抵抗R6の接続点にはエミッタ端子の接地されたトラン
ジスタQ3のコレクタ端子が接続され、トランジスタQ3の
ベース端子には、エミッタ端子がそれぞれ電源端子４に
接続されたトランジスタQ18,Q19により構成されるカレ
ントミラー回路のトランジスタQ18のコレクタ端子が接
続され、トランジスタQ18,Q19の共通ベース端子には、
トランジスタQ19のコレクタ端子と定電流源I3およびエ
ミッタ端子がそれぞれ電流端子に接続されたトランジス
タQ20,Q21により構成されるカレントミラー回路のトラ
ンジスタQ20のコレクタ端子が接続され、トランジスタQ
20,Q21の共通ベース端子には、トランジスタQ21のコレ
クタ端子とエミッタ端子の接地されたトランジスタQ23
が接続され、このトランジスタQ23のベース端子にはミ
ュート制御端子６が接続されている。他の回路構成は第
２図のそれと同等であり省略する。ここで、R2＝R4＝R
6、R5＝R3＋Rg2、VCESAT(Q1)＝VCESAT(Q2)＝VCESAT(Q3)
（VCESAT(Q3)はトランジスタQ3の飽和電圧値）となるよ
うに設定されている。
かかる構成において、定常時は、従来例で説明したの
と同様で、出力端子３には、入力端子１に入力された信
号か入力端子２に入力された信号が増幅され出力されて
いる。この時にトランジスタQ3のベース端子には定電流
源I3の電流がトランジスタQ18,Q19よりなるカレントミ
ラー回路を介して供給されオン状態となる。また、ミュ
ート制御端子６にミュート制御信号が入力されると従来
例と同様トランジスタQ1,Q2のベース端子に電流が供給
され、オン状態となり、入力端子1,2に入力された信号
が減衰させられ、出力端子３より信号が出力されなくな
り、ミューティングをかけられたことになる。この時に
トランジスタQ3のベース端子への電流供給が、トランジ
スタQ23がオン状態となりトランジスタQ20,Q21からなる
カレントミラー回路を介して定電流源I3に供給されるこ
とによりなくなり、トランジスタQ3はオフ状態となる。
と同様で、出力端子３には、入力端子１に入力された信
号か入力端子２に入力された信号が増幅され出力されて
いる。この時にトランジスタQ3のベース端子には定電流
源I3の電流がトランジスタQ18,Q19よりなるカレントミ
ラー回路を介して供給されオン状態となる。また、ミュ
ート制御端子６にミュート制御信号が入力されると従来
例と同様トランジスタQ1,Q2のベース端子に電流が供給
され、オン状態となり、入力端子1,2に入力された信号
が減衰させられ、出力端子３より信号が出力されなくな
り、ミューティングをかけられたことになる。この時に
トランジスタQ3のベース端子への電流供給が、トランジ
スタQ23がオン状態となりトランジスタQ20,Q21からなる
カレントミラー回路を介して定電流源I3に供給されるこ
とによりなくなり、トランジスタQ3はオフ状態となる。
通常時に非反転入力端子の持つ直流電圧Va1は（３）
式に示すようになり、 ミュート時に非反転入力端子の持つ直流電圧Va2は
（４）式に示すようになる。
式に示すようになり、 ミュート時に非反転入力端子の持つ直流電圧Va2は
（４）式に示すようになる。
（３）式と（４）式を比較すると、R2＝R4＝R6、R5＝
R3＋Rg2、VCESAT(Q1)＝VCESAT(Q2)＝VCESAT(Q3)である
ので、Va1＝Va2となり出力端子３での直流変動は起らな
くなり、つまりは、ミュート切換時のショックをなくす
ことができる。
R3＋Rg2、VCESAT(Q1)＝VCESAT(Q2)＝VCESAT(Q3)である
ので、Va1＝Va2となり出力端子３での直流変動は起らな
くなり、つまりは、ミュート切換時のショックをなくす
ことができる。
以上説明したように本発明は、第5,第６の抵抗と、第
３のトランジスタと、第３のトランジスタのベース端子
に第３の定電流源の電流を供給するためのカレントミラ
ー回路と、第３の定電流源へミュート制御信号により電
流供給を行うための回路を付加することによって、ミュ
ート切替時のショック音を軽減し、さらには、通常時と
ミュート時の非反転入力端子の直流電圧をほぼ同じする
ことにより、ミュート切替時のショック音を無くすこと
ができる効果がある。
３のトランジスタと、第３のトランジスタのベース端子
に第３の定電流源の電流を供給するためのカレントミラ
ー回路と、第３の定電流源へミュート制御信号により電
流供給を行うための回路を付加することによって、ミュ
ート切替時のショック音を軽減し、さらには、通常時と
ミュート時の非反転入力端子の直流電圧をほぼ同じする
ことにより、ミュート切替時のショック音を無くすこと
ができる効果がある。
【図面の簡単な説明】 第１図は本発明のミューティング回路の一実施例の回路
図、第２図はGND基準入力型の増幅回路の入力部に使用
される従来のミューティング回路の回路図である。 Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9,Q10,Q11,Q12,Q13,Q14,Q1
5,Q16,Q17,Q18,Q19,Q20,Q21,Q22,Q23……トランジス
タ、 R1,R2,R3,R4,R5,R6,R7,R8,R9,R10……抵抗、 Rg1,Rg2……信号源抵抗、 I1,I2,I3……定電流源、 １……第１の入力端子、 ２……第２の入力端子、 ３……出力端子、４……電源端子、 ６……ミュート制御端子、7,8……制御端子、 ａ……非反転入力端子、 Ａ……GND基準入力型の増幅回路。
図、第２図はGND基準入力型の増幅回路の入力部に使用
される従来のミューティング回路の回路図である。 Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9,Q10,Q11,Q12,Q13,Q14,Q1
5,Q16,Q17,Q18,Q19,Q20,Q21,Q22,Q23……トランジス
タ、 R1,R2,R3,R4,R5,R6,R7,R8,R9,R10……抵抗、 Rg1,Rg2……信号源抵抗、 I1,I2,I3……定電流源、 １……第１の入力端子、 ２……第２の入力端子、 ３……出力端子、４……電源端子、 ６……ミュート制御端子、7,8……制御端子、 ａ……非反転入力端子、 Ａ……GND基準入力型の増幅回路。
Claims (1)
- 【請求項１】GND基準入力型の増幅回路の非反転入力端
子と第１の入力端子との間に接続された第１、第２の抵
抗と、 前記非反転入力端子と第２の入力端子との間に接続され
た第３、第４の抵抗と、 前記非反転入力端子とGND間に接続された第５、第６の
抵抗と、 前記第１の抵抗と前記第２の抵抗の接続点にコレクタ端
子が接続された第１のトランジスタと、 前記第３の抵抗と前記第４の抵抗の接続点にコレクタ端
子が接続された第２のトランジスタと、 前記第５の抵抗と前記第６の抵抗の接続点にコレクタ端
子が接続された第３のトランジスタと、 前記第１のトランジスタのベース端子に第１の定電流源
の電流を供給するための第１のカレントミラー回路と、 前記第１の定電流源へ第１の制御信号により電流供給を
行い、ミュート制御信号により電流供給を断つための回
路と、 前記第２のトランジスタのベース端子に第２の定電流源
の電流を供給するための第２のカレントミラー回路と、 前記第２の定電流源へ第２の制御信号により電流供給を
行い、前記ミュート制御信号により電流供給を断つため
の回路と、 前記第３のトランジスタのベース端子に第３の定電流源
の電流を供給するための第３のカレントミラー回路と、 前記第３の定電流源へ前記ミュート制御信号により電流
供給を行うための回路とを含み、 前記第１、第２及び第３のトランジスタのエミッタは接
地されていることを特徴とするミューティング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1006111A JPH0821817B2 (ja) | 1989-01-12 | 1989-01-12 | ミューティング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1006111A JPH0821817B2 (ja) | 1989-01-12 | 1989-01-12 | ミューティング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02185105A JPH02185105A (ja) | 1990-07-19 |
| JPH0821817B2 true JPH0821817B2 (ja) | 1996-03-04 |
Family
ID=11629393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1006111A Expired - Lifetime JPH0821817B2 (ja) | 1989-01-12 | 1989-01-12 | ミューティング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821817B2 (ja) |
-
1989
- 1989-01-12 JP JP1006111A patent/JPH0821817B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02185105A (ja) | 1990-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850000732B1 (ko) | 음량 콘트롤 회로 | |
| US4897614A (en) | Current mirror circuit | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US5812028A (en) | Audio signal amplifier circuit and a portable acoustic apparatus using the same | |
| KR860000440B1 (ko) | 신호레벨제어회로 | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| US5010303A (en) | Balanced integrated circuit differential amplifier | |
| JPH0821817B2 (ja) | ミューティング回路 | |
| JP4587540B2 (ja) | 定電流回路 | |
| JP2946373B2 (ja) | 利得可変増幅器 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JPH0870223A (ja) | オフセットキャンセル回路 | |
| JP2935781B2 (ja) | 等価フローティング抵抗回路 | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JPH0732328B2 (ja) | 電流源型出力回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP2567869B2 (ja) | 電圧／電流変換回路 | |
| JP3267897B2 (ja) | 利得制御回路 | |
| JPH05327370A (ja) | 入力回路 | |
| JPH0161247B2 (ja) | ||
| JP2875364B2 (ja) | 利得制御回路 | |
| JPH0429027B2 (ja) | ||
| KR200148384Y1 (ko) | 차동 증폭 회로 | |
| JP2598121Y2 (ja) | 電力増幅回路 | |
| JPH10190374A (ja) | 差動増幅回路 |