JPH0823783B2 - Clamp circuit - Google Patents
Clamp circuitInfo
- Publication number
- JPH0823783B2 JPH0823783B2 JP22317084A JP22317084A JPH0823783B2 JP H0823783 B2 JPH0823783 B2 JP H0823783B2 JP 22317084 A JP22317084 A JP 22317084A JP 22317084 A JP22317084 A JP 22317084A JP H0823783 B2 JPH0823783 B2 JP H0823783B2
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- voltage
- circuit
- diode
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は、複数の信号の全部または選択された１ま
たは２以上の信号を一定のクランプレベルに設定するの
に好適なクランプ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clamp circuit suitable for setting all or a selected one or more signals of a plurality of signals to a constant clamp level.
従来の技術 第３図は従来のクランプ回路の一例を示し、このクラ
ンプ回路は、クランプすべき信号VINが加えられる入力
端子２とクランプ出力VOを取り出すための出力端子４と
の間に抵抗６を設置するととも、ダイオード８、10、1
2、14の直並列回路からなるクランプ電圧設定回路が設
置され、このクランプ電圧設定回路には図示していない
バイアス回路より基準電圧VBが加えられている。2. Description of the Related Art FIG. 3 shows an example of a conventional clamp circuit. This clamp circuit has a resistor between an input terminal 2 to which a signal V IN to be clamped is applied and an output terminal 4 for extracting a clamp output V O. With 6 installed, diodes 8, 10, 1
A clamp voltage setting circuit composed of serial parallel circuits 2 and 14 is installed, and a reference voltage V B is applied to the clamp voltage setting circuit from a bias circuit (not shown).
このようなクランプ回路を用いて複数の信号を個別に
所定のレベルにクランプする場合には、第３図に示すク
ランプ回路を複数の信号ごとに個別に設置する必要があ
る。When a plurality of signals are individually clamped to a predetermined level by using such a clamp circuit, it is necessary to individually install the clamp circuit shown in FIG. 3 for each of the plurality of signals.
発明が解決しようとする問題点 このように、信号に対して個別にクランプ回路を設置
することは、多数の信号を扱う場合、クランプ回路系統
が複雑になるとともに、各クランプ回路のクランプ電圧
のレベルを揃えることは、非常に困難であり、クランプ
出力が信号によって区々になる欠点がある。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention As described above, installing a clamp circuit individually for each signal complicates the clamp circuit system when handling a large number of signals, and also increases the level of the clamp voltage of each clamp circuit. Are very difficult to align, and there is a drawback that the clamp output is divided by the signal.
また、このようなクランプ回路では、入力信号電圧に
より、ダイオードに流れる電流が変化するため、入力信
号によってクランプ電圧が変動する欠点があり、複数の
信号中の１または２以上を選択して所定のレベルにクラ
ンプしようとするとき、クランプ回路側の動作を切り換
えて、クランプ出力を得ることが困難である。Further, in such a clamp circuit, since the current flowing through the diode changes depending on the input signal voltage, there is a drawback that the clamp voltage changes depending on the input signal. One or more of a plurality of signals are selected and a predetermined voltage is selected. When attempting to clamp to a level, it is difficult to obtain a clamp output by switching the operation on the clamp circuit side.
そこで、この発明は、回路構成の簡略化、クランプ電
圧の安定化を図るとともに、複数のクランプすべき信号
中の１または２以上の所望の信号をクランプして取り出
すようにしたクランプ回路を提供しようとするものであ
る。Therefore, the present invention provides a clamp circuit that simplifies the circuit configuration, stabilizes the clamp voltage, and clamps and extracts one or more desired signals from a plurality of signals to be clamped. It is what
問題点を解決とするための手段 この発明のクランプ回路は、第１図に例示するよう
に、基準電圧源（41）とクランプ電圧源（20）と複数の
バッファ回路（221、222）とスイッチ（241、242）とを
備えたクランプ回路であって、基準電圧源（41）は、電
源電圧を抵抗比によって分圧して一定の基準電圧を設定
し、クランプ電圧源（20）は、定電流源（30、40）と第
１のダイオード（32、34）と第２のダイオード（36、3
8）との直列回路を有し、第１のダイオード（32、34）
と第２のダイオード（36、38）との中間接続点に基準電
圧源（41）の基準電圧が加えられて、第１のダイオード
（32、34）の順方向降下電圧だけ高い正側クランプ電圧
を設定するとともに、第２のダイオード（36、38）の順
方向降下電圧だけ低い負側クランプ電圧を設定し、バッ
ファ回路（221、222）は、第１の全帰還増幅器（51）と
第２の全帰還増幅器（55）とを有し、第１の全帰還増幅
器（51）はクランプ電圧源（20）から正側クランプ電圧
が正相入力側に加えられるとともに抵抗（62）を介して
入力信号が加えられ、第２の全帰還増幅器（55）はクラ
ンプ電圧源（20）から負側クランプ電圧が正相入力側に
加えられるとともに逆相入力側に抵抗（62）を介して入
力信号が加えられ、スイッチ（241、242）は、各バッフ
ァ回路（221、222）の第１の全帰還増幅器（51）と第２
の全帰還増幅器（55）との動作をバッファ回路（221、2
22）毎に選択的に切り換え、各バッファ回路（221、2
22）に対して共通の正側クランプ電圧及び負側クランプ
電圧を加えることにより、動作が選択されたバッファ回
路（221、222）を通して正側クランプ電圧及び負側クラ
ンプ電圧でクランプされたクランプ出力を取り出すこと
を特徴とする。Means for Solving the Problems As shown in FIG. 1, the clamp circuit of the present invention has a reference voltage source (41), a clamp voltage source (20), and a plurality of buffer circuits (22 1 , 22 2 ). And a switch (24 1 , 24 2 ), which is a clamp circuit, wherein a reference voltage source (41) divides a power supply voltage by a resistance ratio to set a constant reference voltage, and a clamp voltage source (20) Is a constant current source (30, 40), a first diode (32, 34) and a second diode (36, 3).
8) having a series circuit with the first diode (32, 34)
The reference voltage of the reference voltage source (41) is applied to the intermediate connection point between the second diode (36, 38) and the positive clamp voltage which is higher than the forward voltage drop of the first diode (32, 34). And a negative clamp voltage lower by the forward drop voltage of the second diode (36, 38) is set, and the buffer circuit (22 1 , 22 2 ) is connected to the first total feedback amplifier (51). A second all-feedback amplifier (55), wherein the first all-feedback amplifier (51) has a positive clamp voltage applied from the clamp voltage source (20) to the positive phase input side and a resistor (62). Input signal is applied to the second all-feedback amplifier (55), and the negative clamp voltage is applied to the positive phase input side from the clamp voltage source (20) and is input to the negative phase input side through the resistor (62). signal is applied, switch (24 1, 24 2), first the buffer circuits (22 1, 22 2) All feedback amplifier (51) and the second
The operation of all the feedback amplifiers (55) and the buffer circuit (22 1 , 2
2 2 ) is selectively switched for each buffer circuit (22 1 , 2
2 2 ) is clamped at the positive and negative clamp voltages through the selected buffer circuit (22 1 , 22 2 ) by applying a common positive and negative clamp voltage to It is characterized by taking out the clamp output.
作 用 したがって、ダイオードに定電流を流してクランプ電
圧を形成することにより、そのクランプ電圧の安定化を
図るとともに、単一のクランプ電圧源に対して信号ごと
にバッファ回路を設置し、このバッファ回路を選択的に
切り換えて所望の信号をクランプして取り出す。Operation Therefore, a constant current is applied to the diode to form a clamp voltage to stabilize the clamp voltage and a buffer circuit is installed for each signal for a single clamp voltage source. Is selectively switched to clamp and take out a desired signal.
実施例 以下、この発明の実施例を図面を参照して詳細に説明
する。Embodiment Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
第１図はこの発明のクランプ回路の実施例を示してい
る。FIG. 1 shows an embodiment of the clamp circuit of the present invention.
第１図において、このクランプ回路には、単一のクラ
ンプ電圧源20に対して複数のバッファ回路221、222が設
置され、各バッファ回路221、222に対して各動作電流の
通流またはその遮断を切り換えるスイッチ241、242が設
けられている。各スイッチ241、242は、スイッチ回路26
からの切換信号に基づいて切り換えられる機械的なスイ
ッチや半導体スイッチ回路で構成され、スイッチ回路26
は制御入力端子28に加えられる制御信号に基づき各スイ
ッチ241、242・・・24Nに切換信号を付与する制御回路
である。In FIG. 1, this clamp circuit is provided with a plurality of buffer circuits 22 1 and 22 2 for a single clamp voltage source 20 and passes operating currents to the buffer circuits 22 1 and 22 2 . Switches 24 1 and 24 2 for switching between the flow and the cutoff thereof are provided. Each switch 24 1 , 24 2 has a switch circuit 26
The switch circuit 26 consists of a mechanical switch and a semiconductor switch circuit that can be switched based on the switching signal from
Is a control circuit for applying a switching signal to each of the switches 24 1 , 24 2 ... 24 N based on a control signal applied to the control input terminal 28.
クランプ電圧源20は電源電圧Vccが加えられる正側電
位ラインと接地側ラインとの間に定電流源30、第１のダ
イオード32、34、第２のダイオード36、38および定電流
源40を直列に接続したものであり、ダイオード34、36の
接続点には基準電圧源41で構成されたバイアス電圧源42
から基準電圧VBが加えられている。このバイアス電圧源
42は、電圧Vccを抵抗44、46で分割し、コンデンサ48で
安定化して基準電圧VBを出力する。すなわち、このよう
な基準電圧VBの設定によって、クランプ電圧源20には絶
対値が等しく基準電圧VBに対して極性が異なる正、負側
のクランプ電圧＋VD、−VDが形成される。即ち、このク
ランプ電圧源20は、定電流源30、ダイオード32、34、3
6、38および定電流源40の直列回路であり、ダイオード3
2、34、36、38には、定電流源30、40の定電流が流れて
それぞれに定電流による順方向電圧降下VFが生じる。そ
して、ダイオード34、36の中間点には基準電圧VBが設定
されているから、ダイオード32のアノード側には基準電
圧VBを基準にして正側のクランプ電圧＋VD（＝VB＋2
VF）、ダイオード38のカソード側には基準電圧VBを基準
にして負側のクランプ電圧−VD（＝VB−2VF）が形成さ
れる。The clamp voltage source 20 includes a constant current source 30, a first diode 32, 34, a second diode 36, 38 and a constant current source 40 in series between a positive side potential line to which the power source voltage Vcc is applied and a ground side line. And a bias voltage source 42 composed of a reference voltage source 41 at the connection point of the diodes 34 and 36.
The reference voltage V B is added from. This bias voltage source
42 divides the voltage Vcc by the resistors 44 and 46, and outputs a reference voltage V B is stabilized by a capacitor 48. That is, by setting the reference voltage V B as described above, positive and negative clamp voltages + V D and −V D having the same absolute value and different polarities from the reference voltage V B are formed in the clamp voltage source 20. . That is, the clamp voltage source 20 includes a constant current source 30, diodes 32, 34, 3
It is a series circuit of 6, 38 and constant current source 40, and diode 3
The constant currents of the constant current sources 30 and 40 flow in 2, 34, 36, and 38, and a forward voltage drop V F due to the constant current occurs in each of them. Since the reference voltage V B is set at the midpoint between the diodes 34 and 36, the positive clamp voltage + V D (= V B +2) is set on the anode side of the diode 32 with reference to the reference voltage V B.
V F ), a negative clamp voltage −V D (= V B −2V F ) is formed on the cathode side of the diode 38 with reference to the reference voltage V B.
各クランプ電圧＋VD、−VDは、各バッファ回路221、2
22に加えられ、各バッファ回路221、222には共通のクラ
ンプ電圧＋VD、−VDが設定される。Each clamping voltage + V D, -V D is the buffer circuits 22 1, 2
Was added to 2 2, each buffer circuit 22 1, 22 2 common clamping voltage + V D, -V D is set.
各バッファ回路221、222には、正側のクランプ電圧＋
VDに対してバッファ増幅器を構成する差動増幅器50およ
びトランジスタ52が設置されているとともに、負側のク
ランプ電圧−VDに対してバッファ増幅器を構成する差動
増幅器54およびトランジスタ56が設置されている。各ク
ランプ電圧＋VD、−VDは、差動増幅器50、54の非反転入
力端子（＋）に加えられ、各反転入力端子（−）には、
トランジスタ52、56のエミッタ電位が帰還されており、
差動増幅器54とトランジスタ56、差動増幅器50とトラン
ジスタ52は第１及び第２の全帰還増幅器51,55を構成し
ている。また、各差動増幅器50、54には動作電流を流す
ための定電流源58、59が接続されている。各定電流源5
8、59は、スイッチ241またはスイッチ242によって動作
が切り換えられるようになっている。Each buffer circuit 22 1 and 22 2 has a positive clamp voltage +
With the differential amplifier 50 and the transistor 52 constitute a buffer amplifier against V D is installed, the differential amplifier 54 and the transistor 56 constitute a buffer amplifier is disposed against the clamping voltage -V D for negative ing. Each clamp voltage + V D , -V D is applied to the non-inverting input terminal (+) of the differential amplifier 50, 54, and each inverting input terminal (-) is
The emitter potentials of the transistors 52 and 56 are fed back,
The differential amplifier 54 and the transistor 56, and the differential amplifier 50 and the transistor 52 constitute first and second total feedback amplifiers 51 and 55. Further, constant current sources 58 and 59 for supplying an operating current are connected to the differential amplifiers 50 and 54, respectively. Each constant current source 5
The operations of the switches 8 and 59 can be switched by the switch 24 1 or the switch 24 2 .
そして、クランプ回路221のトランジスタ52、56のエ
ミッタには出力端子601が形成されているとともに、抵
抗62を介して入力端子641が形成されており、同様に、
クランプ回路222にも出力端子602が形成されているとと
もに、抵抗62を介して入力端子642が形成されている。The output terminals 60 1 are formed on the emitters of the transistors 52 and 56 of the clamp circuit 22 1 , and the input terminal 64 1 is formed via the resistor 62.
The clamp circuit 22 2 is also formed with an output terminal 60 2 and an input terminal 64 2 via a resistor 62.
以上の構成に基づき、その動作を説明する。 The operation will be described based on the above configuration.
定電流源30、40によって定電流がダイオード32、34、
36、38に流れると、その順方向降下電圧VFによって各ダ
イオード32、34、36、38には電圧が発生するが、ダイオ
ード34、36の接続点にバイアス電圧源42によって基準電
圧VBが設定されているので、絶対値が等しく基準電圧VB
を基準にして極性の異なるクランプ電圧＋VD、−VDが発
生する。各クランプ電圧＋VD、−VDはバッファ回路2
21、222に加えられる。The constant current sources 30, 40 generate constant currents in the diodes 32, 34,
When it flows to the diodes 36, 38, a voltage is generated in each of the diodes 32, 34, 36, 38 due to the forward drop voltage V F , but the reference voltage V B is generated at the connection point of the diodes 34, 36 by the bias voltage source 42. Since they are set, the absolute value is equal and the reference voltage V B
Clamp voltages + V D and -V D with different polarities are generated. Each clamp voltage + V D , -V D is buffer circuit 2
Added to 2 1 , 22 2 .
ここで、制御入力端子28に加えられる制御信号に基づ
き、スイッチ回路26から切換信号がスイッチ241、242に
加えられ、いま、スイッチ241が閉じられると、バッフ
ァ回路221のみが動作状態となり、クランプ電圧＋VD、
−VDがその入出力点に設定される。Here, based on the control signal applied to the control input terminal 28, the switching signal is applied from the switch circuit 26 to the switches 24 1 and 24 2 , and when the switch 24 1 is now closed, only the buffer circuit 22 1 is in the operating state. And the clamp voltage + V D ,
−V D is set at that I / O point.
この状態において、入力端子641、642に入力信号
VIN1、VIN2が加えられると、バッファ回路221のみが動
作状態にあるのでその出力端子601のみにクランプ出力V
O1が発生する。In this state, input signals are input to input terminals 64 1 and 64 2.
V IN1, the V IN2 is applied, the clamp output only the buffer circuit 22 1 is in operation only the output terminal 60 1 V
O1 occurs.
このような動作は、スイッチ242が閉じられたときに
も行われ、この場合には出力端子602のみにクランプ出
力VO2が発生し、スイッチ241、242の双方が閉じられた
ときには出力端子601、602のそれぞれにクランプ出力V
O1、VO2が個別に発生する。Such an operation is performed even when the switch 24 2 is closed, in which case the clamp output V O2 is generated only at the output terminal 60 2 and when both the switches 24 1 and 24 2 are closed. Clamp output V to each of output terminals 60 1 and 60 2
O1 and V O2 are generated individually.
したがって、このような構成によれば、共通のクラン
プ電圧源20に対して動作が選択的に切り換えられる複数
のバッファ回路221、222を設置したので、バッファ回路
221、222の動作を切り換えて複数の信号の中の１または
２以上あるいはその全部を一定のクランプレベルに設定
して取り出すことができる。Therefore, according to such a configuration, since the plurality of buffer circuits 22 1 and 22 2 whose operations are selectively switched with respect to the common clamp voltage source 20 are installed, the buffer circuits are
It is possible to switch the operations of 22 1 and 22 2 and set one , two or more or all of the plurality of signals to a constant clamp level and take them out.
また、この場合、クランプ電圧源20に対してバッファ
回路221、222が設置されているので、クランプ電圧源20
に対する入力信号VIN1、VIN2が影響することがないの
で、安定した精度の高いクランプ電圧レベルを維持する
ことができ、精度の高いクランプ出力を得ることができ
る。Further, in this case, since the buffer circuits 22 1 and 22 2 are installed for the clamp voltage source 20, the clamp voltage source 20
Since the input signals V IN1 and V IN2 with respect to are not affected, a stable and highly accurate clamp voltage level can be maintained and a highly accurate clamp output can be obtained.
なお、この実施例では、バッファ回路221、222のよう
に２組構成を例に取って説明したが、３以上のバッファ
回路22Nを設置してその動作を選択的に切り換えてもよ
い。In this embodiment, the description has been given by taking the two-set configuration as the buffer circuits 22 1 and 22 2 as an example, but the operation may be selectively switched by installing three or more buffer circuits 22 N. .
第２図はこの発明のクランプ回路におけるバッファ回
路221、222の具体的な回路構成例を示し、第１図に示す
クランプ回路と同一部分には同一符号を付してある。FIG. 2 shows a concrete circuit configuration example of the buffer circuits 22 1 and 22 2 in the clamp circuit of the present invention, and the same parts as those of the clamp circuit shown in FIG.
第２図において、差動増幅器50はトランジスタ66、6
8、70、72、74で構成され、差動増幅器54はトランジス
タ76、78、80、82、84で構成されている。In FIG. 2, the differential amplifier 50 includes transistors 66 and 6
8, 70, 72 and 74, and the differential amplifier 54 is composed of transistors 76, 78, 80, 82 and 84.
この実施例の場合、前記定電流源58、59は共通の定電
流源86が設置され、この定電流源86の定電流をトランジ
スタ88とトランジスタ70の電流ミラー回路で差動増幅器
50に与えるとともに、トランジスタ88とトランジスタ90
からなる電流ミラー回路およびトランジスタ92とトラン
ジスタ80からなる電流ミラー回路で差動増幅器54に与え
ている。In this embodiment, a common constant current source 86 is installed as the constant current sources 58 and 59, and the constant current of the constant current source 86 is differentially amplified by a current mirror circuit of a transistor 88 and a transistor 70.
Give to 50 and transistor 88 and transistor 90
And a current mirror circuit composed of a transistor 92 and a transistor 80.
このような構成によれば、半導体集積回路で容易に構
成でき、各差動増幅器50、54の素子の均一性を高め、温
度特性においても均一になるので、安定したクランプ出
力が得られる。With such a configuration, the semiconductor integrated circuit can be easily configured, the uniformity of the elements of the differential amplifiers 50 and 54 is improved, and the temperature characteristics are also uniform, so that a stable clamp output can be obtained.
発明の効果 以上説明したように、この発明によれば、単一のクラ
ンプ電圧源に対して動作が選択的に切り換えられる複数
のバッファ回路を設置し、クランプ処理すべき信号に対
応してバッファ回路の動作を選択的に切り換えるので、
回路構成の簡略化とともに、クランプレベルを共通化で
き、安定したクランプ処理が実現でき、クランプ処理を
容易にかつ任意に行うことができる。EFFECTS OF THE INVENTION As described above, according to the present invention, a plurality of buffer circuits whose operation is selectively switched with respect to a single clamp voltage source is installed, and a buffer circuit corresponding to a signal to be clamped is provided. Since the operation of is selectively switched,
Along with the simplification of the circuit configuration, the clamp level can be made common, stable clamp processing can be realized, and the clamp processing can be easily and arbitrarily performed.
第１図はこの発明のクランプ回路の実施例を示す回路
図、第２図はそのバッファ回路の具体的な回路構成例を
示す回路図、第３図は従来のクランプ回路を示す回路図
である。 20……クランプ電圧源 221、222……バッファ回路 241、242……スイッチ 30、40……定電流源 32、34……第１のダイオード 36、38……第２のダイオード 41……基準電圧源 42……バイアス電圧源（基準電圧源） 50……差動増幅器 51……第１の全帰還増幅器 54……差動増幅器 55……第２の全帰還増幅器 62……抵抗FIG. 1 is a circuit diagram showing an embodiment of a clamp circuit of the present invention, FIG. 2 is a circuit diagram showing a concrete circuit configuration example of the buffer circuit, and FIG. 3 is a circuit diagram showing a conventional clamp circuit. . 20 …… Clamp voltage source 22 1 , 22 2 …… Buffer circuit 24 1 , 24 2 …… Switch 30, 40 …… Constant current source 32, 34 …… First diode 36, 38 …… Second diode 41 …… Reference voltage source 42 …… Bias voltage source (reference voltage source) 50 …… Differential amplifier 51 …… First all-feedback amplifier 54 …… Differential amplifier 55 …… Second all-feedback amplifier 62 …… Resistance
Claims (1)
と複数のバッファ回路（221、222）とスイッチ（241、2
42）とを備えたクランプ回路であって、 基準電圧源（41）は、電源電圧を抵抗比によって分圧し
て一定の基準電圧を設定し、 クランプ電圧源（20）は、定電流源（30、40）と第１の
ダイオード（32、34）と第２のダイオード（36、38）と
の直列回路を有し、第１のダイオード（32、34）と第２
のダイオード（36、38）との中間接続点に基準電圧源
（41）の基準電圧が加えられて、第１のダイオード（3
2、34）の順方向降下電圧だけ高い正側クランプ電圧を
設定するとともに、第２のダイオード（36、38）の順方
向降下電圧だけ低い負側クランプ電圧を設定し、 バッファ回路（221、222）は、第１の全帰還増幅器（5
1）と第２の全帰還増幅器（55）とを有し、第１の全帰
還増幅器（51）はクランプ電圧源（20）から正側クラン
プ電圧が正相入力側に加えられるとともに抵抗（62）を
介して入力信号が加えられ、第２の全帰還増幅器（55）
はクランプ電圧源（20）から負側クランプ電圧が正相入
力側に加えられるとともに逆相入力側に抵抗（62）を介
して入力信号が加えられ、 スイッチ（241、242）は、各バッファ回路（221、222）
の第１の全帰還増幅器（51）と第２の全帰還増幅器（5
5）との動作をバッファ回路（221、222）毎に選択的に
切り換え、 各バッファ回路（221、222）に対して共通の正側クラン
プ電圧及び負側クランプ電圧を加えることにより、動作
が選択されたバッファ回路（221、222）を通して正側ク
ランプ電圧及び負側クランプ電圧でクランプされたクラ
ンプ出力を取り出すことを特徴とするクランプ回路。1. A reference voltage source (41) and a clamp voltage source (20).
And multiple buffer circuits (22 1 , 22 2 ) and switches (24 1 , 2)
4 2) a clamp circuit and a reference voltage source (41) is a power supply voltage dividing by the resistance ratio set the constant reference voltage, clamp voltage source (20) is a constant current source ( 30, 40), a first diode (32, 34) and a second diode (36, 38) in series circuit, and a first diode (32, 34) and a second diode (32, 34)
The reference voltage of the reference voltage source (41) is applied to the intermediate connection point with the diodes (36, 38) of the first diode (3, 38).
Sets the forward voltage drop by high positive side clamp voltage of 2, 34), set the forward voltage drop that is lower negative clamp voltage of the second diode (36, 38), buffer circuits (22 1, 22 2 ) is the first total feedback amplifier (5
1) and a second all-feedback amplifier (55), the first all-feedback amplifier (51) has a positive voltage clamp voltage applied from a clamp voltage source (20) to a positive phase input side and a resistor (62). ) Via an input signal and a second total feedback amplifier (55)
The clamp voltage source (20) applies a negative clamp voltage to the positive phase input side and an input signal to the negative phase input side via a resistor (62) .The switches (24 1 , 24 2 ) Buffer circuit (22 1 , 22 2 )
The first total feedback amplifier (51) and the second total feedback amplifier (5)
The operation of the 5) buffer circuits (22 1, 22 2) selectively switched for each, by adding a common positive clamping voltage and the negative clamp voltage for each buffer circuit (22 1, 22 2) clamp circuit, characterized in that retrieving the motion buffer circuit selected is (22 1, 22 2) clamp output clamped at the positive side clamp voltage and the negative-side clamp voltage through.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22317084A JPH0823783B2 (en) | 1984-10-24 | 1984-10-24 | Clamp circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22317084A JPH0823783B2 (en) | 1984-10-24 | 1984-10-24 | Clamp circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61101824A JPS61101824A (en) | 1986-05-20 |
| JPH0823783B2 true JPH0823783B2 (en) | 1996-03-06 |
Family
ID=16793895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22317084A Expired - Lifetime JPH0823783B2 (en) | 1984-10-24 | 1984-10-24 | Clamp circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823783B2 (en) |
-
1984
- 1984-10-24 JP JP22317084A patent/JPH0823783B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61101824A (en) | 1986-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0108428B1 (en) | Differential amplifier circuit with rail-to-rail capability | |
| US3813607A (en) | Current amplifier | |
| EP0159757A2 (en) | Amplifier with rail-to-rail input capability and controlled transconductance | |
| US4636743A (en) | Front end stage of an operational amplifier | |
| US4636744A (en) | Front end of an operational amplifier | |
| US5057792A (en) | Current mirror | |
| US4361816A (en) | Current mirror amplifiers with programmable gain | |
| JPH0215704A (en) | High through-rate linear amplifier | |
| US5923216A (en) | Frequency selective amplifier circuit | |
| US4361815A (en) | Operational amplifier with programmable gain | |
| JP2911038B2 (en) | Multi-value drive circuit | |
| US5128564A (en) | Input bias current compensation for a comparator | |
| EP0522786A1 (en) | Dynamic biasing for class A amplifier | |
| US4398160A (en) | Current mirror circuits with field effect transistor feedback | |
| JPS6221447B2 (en) | ||
| US4757275A (en) | Wideband closed loop amplifier | |
| US4005371A (en) | Bias circuit for differential amplifier | |
| US2986654A (en) | Single transistor series gate with grounded control voltage | |
| KR900008046B1 (en) | Comparator | |
| EP0496449B1 (en) | Switching bridge amplifier | |
| US4595912A (en) | Integrated circuit for generating a terminal voltage adjustable by a digital signal | |
| JPH0823783B2 (en) | Clamp circuit | |
| US4481478A (en) | Differential amplifier having a compensation current injection selector network | |
| JP2896029B2 (en) | Voltage-current converter | |
| US3611171A (en) | Integrated circuit video amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |