JPH0824142B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0824142B2 JPH0824142B2 JP62324510A JP32451087A JPH0824142B2 JP H0824142 B2 JPH0824142 B2 JP H0824142B2 JP 62324510 A JP62324510 A JP 62324510A JP 32451087 A JP32451087 A JP 32451087A JP H0824142 B2 JPH0824142 B2 JP H0824142B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- wiring
- opening
- pattern size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims description 71
- 239000011229 interlayer Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000280 densification Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に配線層の段切れを
防止した多層配線型の半導体装置に関する。
防止した多層配線型の半導体装置に関する。
従来、この種の半導体装置では、第１層目と第２層目
の配線をつなぐ接続用の開口部（以降コンタクトホール
と称す）近傍の部分を製造時における位置等のずれを考
慮した広めのパターンサイズにしており、しかも第１層
及び第２層目の配線が同一のサイズになっている場合が
多い。
の配線をつなぐ接続用の開口部（以降コンタクトホール
と称す）近傍の部分を製造時における位置等のずれを考
慮した広めのパターンサイズにしており、しかも第１層
及び第２層目の配線が同一のサイズになっている場合が
多い。
第３図（ａ）及び（ｂ）はそれぞれ従来の半導体装置
の第１の例の平面図及びＢ−Ｂ′線断面図である。
の第１の例の平面図及びＢ−Ｂ′線断面図である。
この従来例は、絶縁膜１上に第１層目の配線層２′を
設け、配線層２′上にコンタクトホールを開口した絶縁
膜３を設け、その上にコンタクトホールを通して配線層
２′と接続しかつパターンサイズが同一の第２層目の配
線層４′を設け、更にその上に絶縁膜５を介して第３層
目の配線層６′を設けた構造をしている。
設け、配線層２′上にコンタクトホールを開口した絶縁
膜３を設け、その上にコンタクトホールを通して配線層
２′と接続しかつパターンサイズが同一の第２層目の配
線層４′を設け、更にその上に絶縁膜５を介して第３層
目の配線層６′を設けた構造をしている。
このようにコンタクトホール近傍の互いに接続した第
１及び第２層目の配線層２′及び４′のパターンサイズ
が同じになっていると、２層分の段差が出来てしまい、
その上に第３層目の配線層６′が配置されると段差の部
分のステップカバレージが非常に悪くなる。
１及び第２層目の配線層２′及び４′のパターンサイズ
が同じになっていると、２層分の段差が出来てしまい、
その上に第３層目の配線層６′が配置されると段差の部
分のステップカバレージが非常に悪くなる。
第４図（ａ）及び（ｂ）はそれぞれ従来の半導体装置
の第２の例の平面図及びＣ−Ｃ′線断面図である。
の第２の例の平面図及びＣ−Ｃ′線断面図である。
この例は、絶縁膜１上に第１層目の配線層に2a′を所
定の間隔ｌ′をおいて配置し、配線層2a′上にコンタク
トホールを開口した絶縁膜３を形成した後その上に第１
層目の配線層2a′よりもパターンサイズの小さい第２層
目の配線層4a′を設け、更にその上に絶縁膜５を介して
第３層目の配線層６′を設けた構造をしている。
定の間隔ｌ′をおいて配置し、配線層2a′上にコンタク
トホールを開口した絶縁膜３を形成した後その上に第１
層目の配線層2a′よりもパターンサイズの小さい第２層
目の配線層4a′を設け、更にその上に絶縁膜５を介して
第３層目の配線層６′を設けた構造をしている。
この第２の例では、コンタクトホールの近傍の第１及
び第２層目の配線層2a′及び4a′のパターンサイズが違
うので、段差の部分の傾斜が緩やかになり第３層目の配
線層６′のステップカバレージは大幅に改善される。し
かし、コンタクトホールの近傍の第１層目の配線層2a′
のパターンサイズを大きくしたうえに互いに所定の間隔
ｌ′をおいて配置されるので、パターンサイズを大きく
した分だけ面積を余分に必要とし半導体装置の高密度化
を阻害することになる。
び第２層目の配線層2a′及び4a′のパターンサイズが違
うので、段差の部分の傾斜が緩やかになり第３層目の配
線層６′のステップカバレージは大幅に改善される。し
かし、コンタクトホールの近傍の第１層目の配線層2a′
のパターンサイズを大きくしたうえに互いに所定の間隔
ｌ′をおいて配置されるので、パターンサイズを大きく
した分だけ面積を余分に必要とし半導体装置の高密度化
を阻害することになる。
第５図は従来の半導体装置の第３の例の平面図であ
る。
る。
この第３の例では、行方向に配置した第１層目の配線
層2cの両脇（上下）に所定の間隔ｌ′をおいて配線層2
a′を配置し、コンタクトホールを通して第１層目の配
線層2a′と接続されかつ第１層目の配線層2cを跨いで列
方向に配置した第２層目の配線層4cにより互いに接続さ
れたパターンサイズの小さな配線層4a′を設けている。
これは、第２の例を応用した例である。
層2cの両脇（上下）に所定の間隔ｌ′をおいて配線層2
a′を配置し、コンタクトホールを通して第１層目の配
線層2a′と接続されかつ第１層目の配線層2cを跨いで列
方向に配置した第２層目の配線層4cにより互いに接続さ
れたパターンサイズの小さな配線層4a′を設けている。
これは、第２の例を応用した例である。
上述した従来の半導体装置は、コンタクトホール近傍
の上下の配線パターンサイズが同じか単に上層より下層
の配線パターンサイズを大きくしてあるだけなので、段
差が大きくてステップカバレージが悪くなり半導体装置
の品質・信頼性が低下するという欠点あるいは段差の傾
斜が緩くステップカバレージが改善されたとしても面積
利用効率が悪化して半導体装置の高密度化が阻害される
という欠点がある。
の上下の配線パターンサイズが同じか単に上層より下層
の配線パターンサイズを大きくしてあるだけなので、段
差が大きくてステップカバレージが悪くなり半導体装置
の品質・信頼性が低下するという欠点あるいは段差の傾
斜が緩くステップカバレージが改善されたとしても面積
利用効率が悪化して半導体装置の高密度化が阻害される
という欠点がある。
本発明の半導体装置は、層間絶縁膜を介して積層され
かつ前記層間絶縁膜に形成した接続用の開口部を通して
接続された第１層目の配線層と第２層目の配線層とを有
する多層配線型の半導体装置において、第１の開口部と
第２の開口部とが互いに隣接して形成され、前記第１の
開口部を通して接続される第２層目の配線層の前記第１
の開口部近傍のパターン寸法は第１層目の配線層の前記
第１の開口部近傍のパターン寸法より大きくなるように
設定され、前記第２の開口部を通して接続される第２層
目の配線層の前記第２の開口部近傍のパターン寸法は第
１層目の配線層の前記第２の開口部近傍のパターン寸法
より小さくなるように設定されている。
かつ前記層間絶縁膜に形成した接続用の開口部を通して
接続された第１層目の配線層と第２層目の配線層とを有
する多層配線型の半導体装置において、第１の開口部と
第２の開口部とが互いに隣接して形成され、前記第１の
開口部を通して接続される第２層目の配線層の前記第１
の開口部近傍のパターン寸法は第１層目の配線層の前記
第１の開口部近傍のパターン寸法より大きくなるように
設定され、前記第２の開口部を通して接続される第２層
目の配線層の前記第２の開口部近傍のパターン寸法は第
１層目の配線層の前記第２の開口部近傍のパターン寸法
より小さくなるように設定されている。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）及び（ｂ）はそれぞれ本発明の第１の実
施例の平面図及びＡ−Ａ′線断面図である。
施例の平面図及びＡ−Ａ′線断面図である。
この実施例は、絶縁膜１の上に第２の例と同様に所定
の間隔ｌ′をおいて第１層目をパターンサイズの大きな
配線層2aとパターンサイズの小さな配線層2bとを設け、
配線層2a及び2b上にコンタクトホールを開口した絶縁膜
３を設け、配線層2a及び2b上にそれぞれに接続した第２
層目のパターンサイズの小さな配線層4a及びパターンサ
イズの大きな配線層4bを設け、更にその上に絶縁膜５を
介して第３層目の配線層６を設けた構造をしている。
の間隔ｌ′をおいて第１層目をパターンサイズの大きな
配線層2aとパターンサイズの小さな配線層2bとを設け、
配線層2a及び2b上にコンタクトホールを開口した絶縁膜
３を設け、配線層2a及び2b上にそれぞれに接続した第２
層目のパターンサイズの小さな配線層4a及びパターンサ
イズの大きな配線層4bを設け、更にその上に絶縁膜５を
介して第３層目の配線層６を設けた構造をしている。
この実施例では、コンタクトホール近傍の配線パター
ンサイズが第１層目が大きいものと第２層目の方が大き
いものとを隣に配置しているので、段差部の傾斜が緩く
なってステップカバレージが向上すると共に隣り同士の
間隔がパターンサイズの大きい第１層目の配線層2aと第
２層目の配線層4bとの水平方向の間隔ｌとなり、これは
間隔ｌ′よりも狭いので面積利用効率は低下せず高密度
化の妨げにならない。
ンサイズが第１層目が大きいものと第２層目の方が大き
いものとを隣に配置しているので、段差部の傾斜が緩く
なってステップカバレージが向上すると共に隣り同士の
間隔がパターンサイズの大きい第１層目の配線層2aと第
２層目の配線層4bとの水平方向の間隔ｌとなり、これは
間隔ｌ′よりも狭いので面積利用効率は低下せず高密度
化の妨げにならない。
第２図は本発明の第２の実施例の平面図である。
この実施例は第１の実施例を応用して、第３の従来例
と同様のパターンを実現したものであり、第１層目のパ
ターンサイズの方が大きくなる部分の配線層2a及び4aの
重層ブロックと第２層目のパターンサイズの方が大きな
部分の配線層2b及び4bの重層ブロックとが間隔ｌで交互
に配置されている。
と同様のパターンを実現したものであり、第１層目のパ
ターンサイズの方が大きくなる部分の配線層2a及び4aの
重層ブロックと第２層目のパターンサイズの方が大きな
部分の配線層2b及び4bの重層ブロックとが間隔ｌで交互
に配置されている。
この実施例では、第３の従来例に比べて、面積が12.5
％程度縮小される。
％程度縮小される。
以上、本発明の実施例では、パターンサイズを変えた
もののみ説明したが、この他に本発明では、その他に上
下の配線パターンの位置をずらしたり、あるいはパター
ンの形状を変えたりして同様の効果を得るものでも良
い。
もののみ説明したが、この他に本発明では、その他に上
下の配線パターンの位置をずらしたり、あるいはパター
ンの形状を変えたりして同様の効果を得るものでも良
い。
以上説明した様に本発明は、コンタクトホール近傍の
互いに接続された上下の配線パターンの大きさや形等の
組合せを隣り同士変えることによって、段差の映写を緩
和してステップカバレージを向上すると共に配線の間隔
を狭めて面積利用効率を改善し、より一層高密度化した
品質・信頼性の高い半導体装置を提供できるという効果
がある。
互いに接続された上下の配線パターンの大きさや形等の
組合せを隣り同士変えることによって、段差の映写を緩
和してステップカバレージを向上すると共に配線の間隔
を狭めて面積利用効率を改善し、より一層高密度化した
品質・信頼性の高い半導体装置を提供できるという効果
がある。
第１図（ａ）及び（ｂ）はそれぞれ本発明の第１の実施
例の平面図及びＡ−Ａ′線断面図、第２図は本発明の第
２の実施例の平面図、第３図及び第４図（ａ），（ｂ）
はそれぞれ従来の半導体装置の第１及び第２の例の平面
図,B−Ｂ′及びＣ−Ｃ′線断面図、第５図は従来の半導
体装置の第３の例の平面図である。 １……絶縁膜、２′,2a,2a′,2b,2c……配線層、３……
絶縁膜、４′,4a,4a′,4b,4c……配線層、５……絶縁
膜、6,6′……配線層。
例の平面図及びＡ−Ａ′線断面図、第２図は本発明の第
２の実施例の平面図、第３図及び第４図（ａ），（ｂ）
はそれぞれ従来の半導体装置の第１及び第２の例の平面
図,B−Ｂ′及びＣ−Ｃ′線断面図、第５図は従来の半導
体装置の第３の例の平面図である。 １……絶縁膜、２′,2a,2a′,2b,2c……配線層、３……
絶縁膜、４′,4a,4a′,4b,4c……配線層、５……絶縁
膜、6,6′……配線層。
Claims (1)
- 【請求項１】層間絶縁膜を介して積層されかつ前記層間
絶縁膜に形成した接続用の開口部を通して接続された第
１層目の配線層と第２層目の配線層とを有する多層配線
型の半導体装置において、第１の開口部と第２の開口部
とが互いに隣接して形成され、前記第１の開口部を通し
て接続される第２層目の配線層の前記第１の開口部近傍
のパターン寸法は第１層目の配線層の前記第１の開口部
近傍のパターン寸法より大きくなるように設定され、前
記第２の開口部を通して接続される第２層目の配線層の
前記第２の開口部近傍のパターン寸法は第１層目の配線
層の前記第２の開口部近傍のパターン寸法より小さくな
るように設定されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324510A JPH0824142B2 (ja) | 1987-12-21 | 1987-12-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324510A JPH0824142B2 (ja) | 1987-12-21 | 1987-12-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01165144A JPH01165144A (ja) | 1989-06-29 |
| JPH0824142B2 true JPH0824142B2 (ja) | 1996-03-06 |
Family
ID=18166606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62324510A Expired - Lifetime JPH0824142B2 (ja) | 1987-12-21 | 1987-12-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824142B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149990A (en) * | 1976-06-09 | 1977-12-13 | Hitachi Ltd | Production of multilayer wirings |
| JPS6489468A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Corp | Semiconductor device |
-
1987
- 1987-12-21 JP JP62324510A patent/JPH0824142B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01165144A (ja) | 1989-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001085465A (ja) | 半導体装置 | |
| US4587549A (en) | Multilayer interconnection structure for semiconductor device | |
| US5233223A (en) | Semiconductor device having a plurality of conductive layers interconnected via a tungsten plug | |
| US5955788A (en) | Semiconductor device having multilevel wiring with improved planarity | |
| JP2924088B2 (ja) | 半導体装置 | |
| JPH0824142B2 (ja) | 半導体装置 | |
| JPH0249010B2 (ja) | ||
| JPS63260054A (ja) | 半導体集積回路装置 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JP3435317B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH03278560A (ja) | 半導体装置 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62213139A (ja) | 半導体装置 | |
| JP2762844B2 (ja) | 半導体装置 | |
| JPH04186828A (ja) | 半導体装置 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| JPS6376457A (ja) | 半導体装置の製造方法 | |
| JPH03155627A (ja) | 半導体装置 | |
| JPH081929B2 (ja) | 半導体装置 | |
| JPS60198845A (ja) | 半導体装置 | |
| JPH10125775A (ja) | 多層配線半導体集積回路の層間接続装置 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JPS63207153A (ja) | 半導体装置の製造方法 | |
| JPH0521426A (ja) | 半導体集積回路 |