Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0824151B2 - 半導体搭載用基板 - Google Patents
[go: Go Back, main page]

JPH0824151B2 - 半導体搭載用基板 - Google Patents

半導体搭載用基板

Info

Publication number
JPH0824151B2
JPH0824151B2 JP61204727A JP20472786A JPH0824151B2 JP H0824151 B2 JPH0824151 B2 JP H0824151B2 JP 61204727 A JP61204727 A JP 61204727A JP 20472786 A JP20472786 A JP 20472786A JP H0824151 B2 JPH0824151 B2 JP H0824151B2
Authority
JP
Japan
Prior art keywords
substrate
metal cap
semiconductor
lead wire
semiconductor mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61204727A
Other languages
English (en)
Other versions
JPS6360547A (ja
Inventor
昌留 高田
一 矢津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP61204727A priority Critical patent/JPH0824151B2/ja
Publication of JPS6360547A publication Critical patent/JPS6360547A/ja
Publication of JPH0824151B2 publication Critical patent/JPH0824151B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、高密度実装が要求される半導体搭載用基板
として、ピングリッドアレイ及びハイブリッドIC基板等
のパッケージ用基板に関するものである。
(従来の技術) 半導体搭載用基板においては、その搭載部に半導体素
子を載置固定するとともに、この半導体素子と基板上に
形成した導体回路とをボンディングワイヤー等を使用し
て電気的に接続して、半導体装置として利用されるもの
である。ところで、この基板上に搭載される半導体素
子、前記基板に形成された導体回路及びボンディングワ
イヤーは、外部から与えられる衝撃や空気中の湿気等に
非常に影響を受け易いものであるから、これらを種々な
方法によって保護しなければならない。
このような半導体素子等の保護は、通常次のようにし
て行なわれている。すなわち、保護の必要な部分(通常
半導体素子の近傍が多い)に封止樹脂を滴下するか、あ
るいは保護の必要な部分を金属キャップによって覆うこ
とである。特に、金属キャップによって覆う場合にあっ
ては、半導体搭載用基板と金属キャップとが接着層を介
して接合されている。この場合に使用される金属キャッ
プとしては、銅合金やアルミニウム等の材料によって形
成されており、このキャップの耐蝕性及び前記基板との
絶縁性を確保する為に、当該金属キャップの表面には酸
化皮膜又は樹脂皮膜が形成されている。
金属キャップを使用した封止構造としては、従来は、
第6図に示したようになる。すなわち、半導体搭載用基
板の従来の外形加工では、半導体素子搭載面側の外形周
縁部(29)上に導体回路(24)の一部であるメッキ用リ
ード線の端部(23)が当該基板の外周に露出した状態で
残るのである。これは、メッキ用リード線が半導体搭載
用基板の導体回路(24)にメッキを施すための電気的接
続を促すリード線として必要なものであり、また、第2
図の(a)に示された基板平面図及び第6図の基板断面
図にて示す如く、基板製造工程上最終外形加工にてこの
メッキ用リード線も同時に切断される為である。
このような半導体搭載用基板に対して、金属キャップ
を用いた封止構造を採った場合に、前記基板の外形と金
属キャップの内壁とのクリアランスが小さいと、前記基
板上の導体回路の一部であるメッキ用リード線と金属キ
ャップの内壁とが接触し電気的短絡を発生したり、放電
破壊を起こし易く、半導体装置としての機能を停止させ
る場合がある。
(発明が解決しようとする問題点) 本発明は以上の様な実情に鑑みてなされたもので、そ
の解決しようとする問題点は、半導体搭載用基板の外形
周縁部上に残置する導体回路(メッキ用リード線)の端
部と金属キャップとの近接のし過ぎである。
そして、本発明の目的とするところは、第1図〜第5
図に示すように、半導体搭載用基板の外形周縁部の一部
を、その表面上に形成された導体回路の一部であるメッ
キ用リード線の端部と共に積極的に削除することによ
り、導体回路(メッキ用リード線)の端部と金属キャッ
プとの間隙を大きくすることによって、半導体装置とし
ての機能を劣化させる電気的短絡等を完全に防ぐことの
可能な半導体搭載用基板を提供することにある。
(問題点を解決するための手段) 以上の問題点を解決するために、本発明の採った手段
は、 「搭載した半導体素子を金属キャップによって封止する
半導体搭載用基板において、 この半導体搭載用基板の外形周縁部の一部を、その表
面上に形成された導体回路と共に斜めに面取り又は段状
に加工して削除することにより、当該半導体搭載用基板
上の導体回路の端部と、前記金属キャップ間に間隙が形
成されるようにしたことを特徴とする半導体搭載用基
板」 である。
以下、この手段を図面に示した具体例に従って詳細に
説明する。
第1図は本発明による半導体搭載用基板(1)の一例
を示す斜視図であり、一般にピングリッドアレイの呼ば
れるものである。この半導体搭載用基板(1)は、樹脂
素材から成る基板の上面に半導体素子搭載部と導体回路
(4)が形成されているもので、この半導体搭載用基板
(1)においてはその基板の外形周縁部上に面取り加工
を施こすことにより、基板(1)の一部と共に導体回路
(4)(メッキ用リード線)の端部(3)が削除されて
面取り部(10)が形成されている。これにより、この半
導体搭載用基板(1)にあっては、第2図に示すよう
に、基板の外形周縁部まで延びていた導体回路(4)の
形成時に必要なメッキ用リード線がその端部(3)にて
切断され、この端部(3)が基板の外形より内方に位置
した状態となっている。
前記基板の面取り加工は、この基板の外形加工後に行
なう場合もあるが、第2図(a)の基板平面図と第2図
(b)の基板断面図に示すように、外形加工前にシート
状で多数の半導体搭載用基板が連続的に配列されたプリ
ント配線用基板を各半導体搭載用基板の外形となる外形
線上に溝加工を施すことにより、メッキ用リード線と前
記基板の面取り部(10)となる部分を同時に削除した後
に、外形切断して各半導体搭載用基板(1)に分離する
方法でもよい。
半導体搭載用基板の外形周縁部上の導体回路(4)
(メッキ用リード線)と前記基板の一部を削除して、以
上のような面取り部(10)を形成するに際しては、第1
図及び第3図に示すような斜めの面取り加工をするほか
に、第4図に示すような曲面加工により曲面部(11)を
形成することにより削除する方法や、第5図に示すよう
な切削加工により段部(12)を形成することによりメッ
キ用リード線と基板の一部を削除して、メッキ用リード
線の端部(3)を基板内側へ後退させる方法により、こ
のメッキ用リード線の端部(3)と金属キャップ(2)
の内壁との接触を防止して、この金属キャップ(2)と
の絶縁性を向上させる方法をとることも出来る。
第3図には本発明による半導体搭載用基板(1)に半
導体素子(5)を搭載し、この半導体搭載用基板(5)
を覆蓋すべく金属キャップ(2)を基板(1)に被せた
状態の縦断面図が示してある。この半導体搭載用基板
(1)は、樹脂素材から成る基板に半導体素子搭載部と
外部出力用の導体回路(4)が形成されているものであ
って、この基板(1)の外周に面取り加工を施して面取
り部(10)を形成した後に半導体素子(5)を搭載し、
基板(1)上の導体回路(4)と半導体素子(5)とを
ボンディングワイヤー(6)で結線した後、金属キャッ
プ(2)により封止が行なわれた構造体である。
(発明の作用) 前記基板(1)の外形周縁部の一部を、その表面上の
導体回路(4)の一部であるメッキ用リード線と共に面
取り加工等することにより、外形周縁部まで延びていた
メッキ用リード線の端部(3)を後退させる事が可能と
なり、このメッキ用リード線の端部(3)と金属キャッ
プ(2)の内壁との接触を防止し又、後退したメッキ用
リード線の端部(3)の露出部は金属キャップ(2)と
の接着層(7)に被覆されることにより、導体回路
(4)と金属キャップ(2)との絶縁性は更に向上す
る。
(実施例) 実施例1 第3図に示す如く、ガラス−エポキシ基板により半導
体素子搭載部と導体回路(4)を形成し、外部出力端子
として導体ピン(8)を装着したプラスチックピングリ
ッドアレイ用基板(1)を形成し、この基板(1)の外
形周縁部に面取り加工を施し基板(1)の一部と共にメ
ッキ用リード線の端部(3)を削除して面取り部(10)
を形成した。この基板(1)の半導体素子搭載部に半導
体素子を搭載実装後、金属キャップ(2)により封止し
た。この場合、前記基板(1)の外形周縁部に露出して
いたメッキ用リード線の端部(3)は、基板(1)の外
形より後退し、接着層(7)にて露出していたメッキ用
リード線の端部(3)は被覆されて金属キャップ(2)
とメッキ用リード線の端部(3)との電気的絶縁性は向
上した。
実施例2 第4図に示す如く、ガラス−エポキシ基板により半導
体素子搭載部と導体回路(4)を形成し、外部出力端子
として導体ピン(8)を装着したプラスチックピングリ
ッドアレイ用基板(1)を形成し、この基板(1)の外
形周縁部に曲面加工を施し基板(1)の一部と共にメッ
キ用リード線の端部(3)を削除して曲面部(11)を形
成した。この基板(11)に半導体素子を相対実装後、金
属キャップ(2)にて封止した。この場合、前記基板
(1)の外形周縁部に露出していたメッキ用リード線の
端部(3)は、基板(1)の外形より後退し、接着層
(7)にて露出していたメッキ用リード線の端部(3)
は被覆されて金属キャップ(2)とメッキ用リード線の
端部(3)との電気的絶縁性は向上した。
実施例3 第5図に示す如く、ガラス−エポキシ基板により半導
体素子搭載部と導体回路(4)を形成し、外部出力端子
として導体ピン(8)を装着したプラスチックピングリ
ッドアレイ用基板(1)を形成し、この基板(1)の外
形周縁部にザグリ加工を施し基板(1)の一部と共にメ
ッキ用リード線の端部(3)を削除して段部(12)を形
成した。この基板(1)に導体素子を搭載実装後、金属
キャップ(2)にて封止した。この場合、前記基板
(1)の外形周縁部に露出していたメッキ用リード線の
端部(3)は、基板(1)の外形より後退し、接着層
(7)にて露出していたメッキ用リード線の端部(3)
は被覆されて、金属キャップ(2)とメッキ用リード線
の端部(3)との電気的絶縁性は向上した。
(発明の構成) 本発明によれば、導体回路(4)が形成された基板
(1)に半導体素子(5)を搭載し、この半導体素子
(5)をボンディングワイヤー(6)等によって結線し
た半導体搭載用基板(1)において、前記半導体素子を
保護する目的で金属キャップ(2)を接合した場合で
も、前記基板(1)の外形周縁部上の導体回路(4)
(メッキ用リード線)の端部(3)と金属キャップ
(2)との間に十分な間隙を確保でき、さらに前記基板
(1)と前記金属キャップ(2)の接合面に形成される
接着層(7)によって完全に絶縁することができる。
これにより、半導体素子を搭載した半導体装置として
の機能を劣化させる電気的短絡等を完全に防ぐことの可
能な半導体搭載用基板が提供できる。
【図面の簡単な説明】
第1図は本発明に係る半導体搭載用基板の斜視図、第2
図の(a)及び(b)は当該半導体搭載用基板を形成す
る状態を示した部分平面図及び断面図、第3図は第1図
に示した半導体搭載用基板に金属キャップを覆蓋した状
態を示す拡大断面図、第4図及び第5図は本発明の他の
実施例を示す第3図に対応した断面図、第6図は従来の
半導体搭載用基板に金属キャップを覆蓋した状態を示す
断面図である。 符号の説明 1……半導体搭載用基板、2……金属キャップ、3……
メッキ用リード線の端部、4……導体回路、5……半導
体素子、6……ボンディングワイヤー、7……接着層、
8……導体ピン、10……面取り部、11……曲面部、12…
…段部。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】搭載した半導体素子を金属キャップによっ
    て封止する半導体搭載用基板において、 この半導体搭載用基板の外形周縁部の一部を、その表面
    上に形成された導体回路と共に斜めに面取り又は段状に
    加工して削除することにより、当該半導体搭載用基板上
    の導体回路の端部と、前記金属キャップ間に間隙が形成
    されるようにしたことを特徴とする半導体搭載用基板。
JP61204727A 1986-08-30 1986-08-30 半導体搭載用基板 Expired - Lifetime JPH0824151B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61204727A JPH0824151B2 (ja) 1986-08-30 1986-08-30 半導体搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61204727A JPH0824151B2 (ja) 1986-08-30 1986-08-30 半導体搭載用基板

Publications (2)

Publication Number Publication Date
JPS6360547A JPS6360547A (ja) 1988-03-16
JPH0824151B2 true JPH0824151B2 (ja) 1996-03-06

Family

ID=16495310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61204727A Expired - Lifetime JPH0824151B2 (ja) 1986-08-30 1986-08-30 半導体搭載用基板

Country Status (1)

Country Link
JP (1) JPH0824151B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006922A (en) * 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package

Also Published As

Publication number Publication date
JPS6360547A (ja) 1988-03-16

Similar Documents

Publication Publication Date Title
KR0145768B1 (ko) 리드 프레임과 그를 이용한 반도체 패키지 제조방법
JP3038553B2 (ja) 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法
JP3155741B2 (ja) Cspのbga構造を備えた半導体パッケージ
JPWO1998018161A1 (ja) 半導体装置及びその製造方法、回路基板並びにフィルムキャリアテープ
US4839713A (en) Package structure for semiconductor device
JPH08321671A (ja) バンプ電極の構造およびその製造方法
KR100326834B1 (ko) 와이어본딩반도체장치및반도체패키지
JPH0746713B2 (ja) 半導体搭載用基板
US6627986B2 (en) Substrate for semiconductor device and semiconductor device fabrication using the same
JPH0824151B2 (ja) 半導体搭載用基板
JPH0219635B2 (ja)
JP3428475B2 (ja) 半導体パッケージの製造方法
JP2517302B2 (ja) 半導体搭載用基板
JPH077811B2 (ja) 半導体搭載用基板
JPS5914894B2 (ja) セラミツクパツケ−ジ
JP2813588B2 (ja) 半導体装置およびその製造方法
JPH03179796A (ja) ハイブリッド集積回路
JPS6239036A (ja) ハイブリツドic
JPH085559Y2 (ja) プリント基板
JP2533638B2 (ja) 回路基板の製造方法
JP2883065B2 (ja) 半導体装置
JP2739123B2 (ja) 電子部品搭載用基板の製造方法
KR100258852B1 (ko) 반도체 패키지의 제조 방법
JPH0787221B2 (ja) 半導体搭載用基板
KR100306230B1 (ko) 반도체 패키지 구조

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term