JPH0830949B2 - ビデオ信号のメモリ装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビデオ信号のメモリ装置に関し、特に高
品位ビデオシステムの用途に適当で、しかも斯るビデオ
システム用の特殊効果装置に使用して好適なビデオ信号
のメモリ装置に関する。

〔発明の概要〕

この発明は、ラスター表示のスクリーン画像を形成す
るビデオ信号の水平走査線上の各サンプル位置における
上記ビデオ信号のサンプル値に対応したビデオデータワ
ードを記憶するビデオ信号のメモリ装置において、上記
スクリーン画面を水平走査方向および垂直走査方向に分
割して得るｍ個の四角形の各四角形に含まれる上記水平
走査方向にｎ個連続し且つ上記垂直走査方向にｎ個連続
するｎ×ｎ個のビデオデータワードの各ビデオデータワ
ードに対応して設けられたｎ×ｎ個のメモリモジュール
から成り、上記ｎ×ｎ個のメモリモジュールの各メモリ
モジュールは上記ビデオデータワードをｍ個分記憶する
容量を有するメモリ手段と、上記メモリ手段の上記ビデ
オデータワードの記憶に際し、上記ビデオデータワード
を記憶メモリモジュールとして、上記ｎ×ｎ個のメモリ
モジュールのうちの最大ｎ個のメモリモジュールを指示
すると共に、上記ビデオデータワードを記憶するメモリ
モジュール内のアドレスとして、上記記憶されるビデオ
データワードが含まれる上記四角形の上記スクリーン画
面上の位置に応じたアドレスを指示し、上記メモリ手段
の１書込みサイクル中に、上記指示された最大ｎ個のメ
モリモジュールの上記指示されたアドレスに、上記ビデ
オデータワードを記憶するように制御する制御手段とを
備えたビデオ信号のメモリ装置を提供することにあり、
データを高速でしかも１つ以上の領域に同時に書込むこ
とができるようにしたものである。

〔従来の技術とその問題点〕

英国内で伝送される標準テレビジョン信号はフレーム
当り625ライン、秒当り50フィールドのPAL信号であり、
他の国で伝送されるPAL,NTSC及びSECAM信号は同様に或
いは少し低いライン周波数（例えばフレーム当り525ラ
イン）を使用し、また同様に或いは少し高いフィールド
周波数（例えば秒当り60フィールド）を使用する。とこ
ろが、これ等の伝送信号を大きく変える当面の見通しは
なく、従って高品位ビデオシステムに対する要望が高ま
って来ている。斯るシステムは、例えば映画製作，閉回
路テレビジョンシステム，衛星通信システム及び一般の
スタジオで使用できる。このようにして提案された或る
高品位ビデオシステムはフレーム当り1125ライン及び秒
当り60フィールドを使用する。また、この提案されたシ
ステムは通常のテレビジョン受像機で使用されている4:
3のアスペクト比（縦横比）に代って5:3のアスペクト比
を使用する。

ビデオ信号に適用できる特殊効果は周知である。従っ
て、例えば陰極線管の像はオフセット（任意の方向に動
かすこと），スケール（大きさを伸張または圧縮するこ
と），ロール（２または３次元に回転すること）等を行
うことができる。

後で更に詳細に述べられるこのような特殊効果を達成
する一方法は、入力アナログビデオ信号をディジタル信
号に変換し、個々の入力ディジタル信号を変形して所要
な特殊効果を得、変形したディジタル信号をフィールド
メモリに記憶し、このフィールドメモリから読み出して
所要の出力ディジタル信号を得るようにしている。

上述の提案された高品位ビデオシステムにおいて、入
力アナログビデオ信号は水平走査線当り2048回サンプル
され、そのときのサンプル周波数は69.12MHz、サンプル
間隔は約14.7ナノ秒である。従って、各ディジタル信号
をフィールドメモリに書込むのに利用できる時間は、特
殊効果の修正ステップのため、14.7ナノ秒より少し小さ
く、データをメモリに非常に高速で書込ませるメモリ協
働手段を設けなければならない問題が生ずる。

この発明の目的はデータを高速で書込むことができる
ビデオ信号のメモリ装置を提供することである。

この発明の他の目的は、データを１個以上の領域に同
時に書込むことができるビデオ信号のメモリ装置を提供
することである。

〔問題点を解決するための手段〕

上述の問題点を解決するために、本発明によれば、ラ
スター表示のスクリーン画像を形成するビデオ信号の水
平走査線上の各サンプル位置における上記ビデオ信号の
サンプル値に対応したビデオデータワードを記憶するビ
デオ信号のメモリ装置において、上記スクリーン画面を
水平走査方向および垂直走査方向に分割して得るｍ個の
四角形の各四角形に含まれる上記水平走査方向にｎ個連
続し且つ上記垂直走査方向にｎ個連続するｎ×ｎ個のビ
デオデータワードの各ビデオデータワードに対応して設
けられたｎ×ｎ個のメモリモジュールから成り、上記ｎ
×ｎ個のメモリモジュールの各メモリモジュールは上記
ビデオデータワードをｍ個分記憶する容量を有するメモ
リ手段と、上記メモリ手段の上記ビデオデータワードの
記憶に際し、上記ビデオデータワードを記憶するメモリ
モジュールとして、上記ｎ×ｎ個のメモリモジュールの
うちの最大ｎ個のメモリモジュールを指示すると共に、
上記ビデオデータワードを記憶するメモリモジュール内
のアドレスとして、上記記憶されるビデオデータワード
が含まれる上記四角形の上記スクリーン画面上の位置に
応じたアドレスを指示し、上記メモリ手段の１書込みサ
イクル中に、上記指示された最大ｎ個のメモリモジュー
ルの上記指示されたアドレスに、上記ビデオデータワー
ドを記憶するように制御する制御手段とを備えたビデオ
信号のメモリ装置を提供する。

〔作用〕

この発明ではメモリモジュールに書込むために利用で
きる時間は、ｎ個のデータワードが、デマルチプレック
ス及び連続的に書込まれる場合より、同時に書込まれる
のでｎの関数だけ増大され、高速でデータを書込むこと
ができる。

〔実施例〕 本実施例の説明の前に、上述した高品位ビデオシステ
ム用の特殊効果装置の一例の全体構成を第２図を参照し
て簡単に説明する。基本的には、特殊効果装置は２つの
フィールドメモリすなわちフィールド０メモリ（１）及
びフィールド１メモリ（２）と書込みアドレス発生器
（３）及び読出しアドレス発生器（４）とから成る。こ
れ等の回路はスイッチ（５），（６），（７）及び
（８）により相互連続され、これ等のスイッチの各々は
フィールド周波数で動作する。入力端子（９）で供給さ
れた入力データはスイッチ（５）を介してフィールド０
メモリ（１）又はフィールド１メモリ（２）へ選択的に
供給される。フィールド０メモリ（１）又はフィールド
１メモリ（２）からスイッチ（６）を介して選択的に取
り出された出力データは出力端子（10）に供給される。
書込みアドレス発生器（３）及び読出しアドレス発生器
（４）はフィールド０メモリ（１）及びフィールド１メ
モリ（２）にスイッチ（７）及び（８）により選択的に
且つ交互に接続される。

特殊効果装置の動作中、入力アナログ信号は水平走査
線当り2048回サンプルされ、その結果得られたサンプル
値は８ビットワードにパルスコード変調されて入力ディ
ジタルデータを形成し、入力端子（９）に供給される。
スイッチ（５）の位置に応じて且つ書込みアドレス発生
器（３）の制御のもとに、書込みがフィールド０メモリ
（１）及びフィールド１メモリ（２）に対して交互に行
われる。個々のディジタル信号を適当なメモリ（１）又
は（２）に書込んだり、それから読み出すのを簡単に達
成するだけでなく、陰極線管スクリーンラスタ中で個々
のディジタル信号の位置を変更して所要の特殊効果を達
成するに要する必要な複雑なアドレスの計算は、入力端
子（11）を介して書込みアドレス発生器（３）に供給さ
れる信号の制御のものとまたは入力端子（12）を介して
読出しアドレス発生器（４）に供給される信号の制御の
もとに達成され得る。この計算を行う方法はこの発明で
は重要でなく、従ってこゝでは更にその詳細は説明しな
い。全フィールドがメモリ（１）または（２）に書込ま
れるとき、スイッチ（５）〜（８）が位置を変え、次に
そのメモリ（１）または（２）に記憶されているディジ
タル信号が読出しアドレス発生器（４）の制御のもとに
連続的に読み出されて出力端子（10）に供給され、その
間次のフィールドに対するディジタル信号が他のメモリ
（２）または（１）に書込まれる。

この発明は特にメモリ（１）及び（２）の構成と動作
に関連し、これ等のメモリは例えばデータをメモリ
（１）及び（２）に、所要の方法でしかも上述の如き非
常に高速で書込むことができる。

第３図において、第２図のメモリ（１）及び（２）の
各々は、ｎ×ｍのメモリアレイ（21）から成り、こゝで
ｎは少くとも２であり、特にこの例ではｎは８個のメモ
リモジュール（22）に等しい。回路基板上のメモリモジ
ュール（22）の実際の物理的位置はメモリアレイ（21）
に示した位置に対応する必要はないと理解されるけれど
も、各メモリモジュール（22）は第３図に示すようなメ
モリアレイ（21）のその行及び列数によってアドレスさ
れる。各メモリモジュール（22）はランダムアクセスメ
モリ（RAM）と関連するラッチ回路とから成る。RAMの各
々はｍ個の８ビットワードを記憶でき、特にこの例で
は、ｍは16Kに等しく、従ってメモリアレイ（21）は全
体としてn²ｍワード記憶でき、これはビデオ信号の１フ
ィールドに対しては十分である。

メモリアレイ（21）を他の点から見ると、それは８個
の行及び８個の列を有し、深さ方向に16Kレベルを有し
ていると云うことである。従って、ワードをメモリアレ
イ（21）に書込みまたワードをそこから読出すために、
必要なアドレスはレベル，行及び列情報を有している。

第４図は陰極線管のスクリーン（31）のラスタに対す
る第３図のメモリアレイ（21）の関係を示す。

第４図の各四角はメモリアレイ（21）の１レベルに対
応し、各四角内の数は第３図の各メモリモジュール（2
2）の行及び列数に対応する。従って、第４図のスクリ
ーン（31）を考えると、最初の８個の走査線の最初の８
個のサンプル値は、第３図のメモリアレイ（21）のトッ
プレベルすなわちレベル０に記憶され、最初の８個の走
査線の次の８個のサンプル値はメモリアレイ（21）のレ
ベル１に記憶され、以下スクリーン（31）の全領域に対
して同様である。

メモリアレイ（21）の使用中、スクリーン（31）上の
ラスタの最高８個の隣接する同一直線上のサンプル位置
における各サンプル値に対応する最高８個の８ビットワ
ードが同時に書込まれる。この効果は、第４図の四角の
１つまたは丁度２つの境界に隣接する同一直線上のサン
プル位置が重複したとしても、メモリモジュール（22）
のどれも各書込みサイクル中それに書込まれる１ワード
以上を有しないと云うことである。このことを更に第５
図及び第６図を参照して以下に説明するが、先ず、何故
最高８個のサンプル値が通常の８個より各書込みサイク
ル中に書込まれるのかを簡単に説明する。実際、元のデ
ィジタルデータから、書込みのため選択されるサンプル
値の数は通常８個であるが、この数は特殊効果処理のた
め減少する。簡単な例をとると、特殊効果処理が像の直
線次元（Iinear dimension）を半減するならば、最初に
選択された任意の８個の隣接する同一直線上のサンプル
値は、特殊効果処理により４個に減少される。

第５図及び第６図において、これ等の各々の四角は、
第４図の頂部左側の四角で且つ３個のじかに隣接する四
角を示す。メモリモジュール（22）のレベルに対応する
これ等の四角は、０でスタートし、スクリーン（31）の
頂部に沿って連続的に進み、次の行の四角等に続くレベ
ルアドレスを有する。第２行の四角における第１の四角
のレベルアドレスをＮとする。

次に第５図の例に付いて考える。これは、スクリーン
（31）の水平に対して０°に設けられた８個の隣接する
同一直線上のサンプル値の書込みを示す。これ等の８個
のサンプル値を書込むために、メモリアレイ（21）の８
個のメモリモジュール（22）は同時にアドレスされ、そ
れに記憶されるサンプル値を表わす各８ビットワードを
供給される。８個のアドレスは、0,2,3;0,2,4;0,2,5;0,
2,6;0,2,7;0,2,8;1,2,1及び1,2,2であり、こゝで第１の
数は各メモリモジュール（22）のレベルを表わし、第２
の数はメモリアレイ（21）の行を表わし、第３の数はメ
モリアレイ（21）の列を表わす。

次に第６図に例を考える。これはスクリーン（31）の
水平に対して45°に設けられた８個の隣接する同一直線
上のサンプル値の書込みを示す。これ等の８個のサンプ
ル値を書込むために、メモリアレイ（21）のメモリモジ
ュール（22）は同時にアドレスされ、それに記憶される
サンプル値を表わす各８ビットワードを供給される。８
個のアドレスは、上述と同じような表示法をすると、0,
3,2;0,4,3;0,5,4;0,6,5;0,7,6;0,8,7;N,1,8及びＮ＋1,
2,1である。

これ等の例から、ビデオメモリを配置し、第２図の書
込みアドレス発生器（及び計算機）（３）を有すること
により、その方法においてアドレスを呈し、８個の隣接
する同一直線上のサンプル値が第４図のスクリーン（3
1）上の四角間の１つまたは２つの境界を交差したとし
ても、同じ書込みサイクル中に同じメモリモジュール
（22）に２ワードを書込むことは必ずしも必要でないこ
とがわかる。このメモリ（１）及び（２）の構成は、上
述したタイミング問題をかなり軽減する一方、64個のメ
モリモジュール（22）のうちの任意の８個をアクセスす
るために、通常、64個のアドレス及びデータバス，メモ
リモジュール（22）の各々に対して１つ、及び８個の1:
64デマルチプレクサを設ける必要があると云う困難さが
ある。これは多大なハードウエアを要し、そこで、この
発明は更にデータをメモリ（１）及び（２）に書込むの
に必要なハードウエアを軽減することに関する。

上述の如く、任意の１書込みサイクル内に書込まれる
データは陰極線管のスクリーンラスタの最高８個の隣接
する同一直線上のサンプル位置に対応して夫々最高８個
のサンプル値を有する。第７図は８個の隣接する同一直
線上のサンプル位置の３個の可能な方向を示し、これ等
の方法はスクリーン（31）の水平に対して０°，スクリ
ーン（31）の水平に対して45°及びスクリーン（31）に
対して90°すなわち垂直である。第７図から、第３図の
メモリアレイ（21）に対して垂直なバスが配設されゝ
ば、この垂直なバスを介して水平に関し０°から45°ま
での任意の方向にある８個のサンプル位置に対してデー
タ及びアドレスが通過でき、メモリアレイ（21）に対し
て水平なバスが配設されゝば、この水平なバスを介して
45°から90°までの任意の方向にある８個のサンプル任
意に対してデータ及びアドレスが通過できることがわか
る。

第１図はこの発明に係るビデオ信号のメモリ装置の構
成を示すもので、64個のメモリモジュール（22）で形成
されたメモリアレイ（21）と、これと直接関連し、任意
の８個の同一直線上に配されたメモリモジュール（22）
をアドレス且つアドレスされたメモリモジュール（22）
に書込もうとするデータを供給する手段とから成る。

垂直バス群（41）はメモリアレイ（21）の８個の垂直
な列の各々にある８個のメモリモジュール（22）に全て
夫々接続された８個の信号経路を有し、水平バス群（4
2）はメモリアレイ（21）の８個の水平な行の各々にあ
る８個のメモリモジュール（22）に全て接続された８個
の信号経路を有する。垂直バス（41）の各信号経路は８
個のバッファ回路（43）に接続され、水平バス群（42）
の各信号経路は８個のバッファ回路（44）に接続され
る。バッファ回路（43）及び（44）の入力側には夫々、
入力バス（０）〜入力バス（７）で示される８個の入力
バスが対をなして接続される。データ及びアドレスが入
力端子（45）及び（46）に供給され、更にラッチ回路
（47）及び（48）を介して入力バス（０）に供給され
る。図示せずも入力端子（45）及び（46）とラッチ回路
（47）及び（48）は他の入力バス（１）〜（７）の各々
に対しても設けられる。垂直イネーブル端子（49）はバ
ッファ回路（43）に接続され、水平イネーブル端子（5
0）はバッファ回路（44）に接続される。バッファ回路
（43）及び（44）はバス群（41）及び（42）を互いに分
離する。

次に動作を説明する。陰極線管スクリーンラスタの８
個の隣接する同一直線上のサンプル位置におけるサンプ
ル値に夫々対応する８個の８ビットワードが、１書込み
サイクル中、メモリアレイ（21）に書込みのため現われ
ると、スクリーン（31）に関する線の方向を使用して垂
直イネーブル端子（49）及び水平イネーブル端子（50）
のうちのどれがイネーブル信号を供給すべきかが決定さ
れる。バッファ回路（43）がイネーブルされたとする
と、メモリモジュール（22）の各々に対するデータ及び
アドレスが、マルチビットワードの形で垂直バス群（4
1）を介してメモリアレイ（21）に供給される。３ビッ
トは選択される正確なメモリモジュール（22）を決定す
るため設けられている。ワードの14ビットは、選択され
たメモリモジュール（22）の16Kレベルのどれがアドレ
スされているかを示し、ワードの８ビットはそのアドレ
スで記憶されるデータである。

その後、次の８個の８ビットワードに対して書込みサ
イクルが繰返えされ、この場合、イネーブル信号を水平
イネーブル端子（50）に供給することにより、水平バス
群（42）が選択される。線の方向がスクリーン（31）に
対して45°の場合、バス群（41）及び（42）のいずれか
が使用され、一般に前の書込みサイクル中にイネーブル
されたバス群が再び使用される。

上述のサンプル値は輝度サンプル値とみなされ、更に
同じ方法で動作する同様のビデオ信号のメモリ装置を色
サンプル値に対して設けることができる。

この発明は他の型式のテレビジョン装置用のビデオ信
号のメモリ装置及びフレームメモリ装置に適用できる。
また、数ｎ及びｍは所要の書込み速度及び記憶されるビ
デオディジタルデータの量を考慮して変更できる。ま
た、この発明は他の型式のラスタ表示も使用できるの
で、表示は陰極線管スクリーンでなくてもよい。

この発明の一実施例を添付図面を参照して詳細に述べ
てきたけれども、この発明はこの実施例に限定されず、
当業者がこの発明の要旨を逸脱することなく種々の変
更，変形を成し得ることが理解されるべきである。

〔発明の効果〕

上述のとおり、この発明によれば、ラスター表示のス
クリーン画像を形成するビデオ信号の水平走査線上の各
サンプル位置における上記ビデオ信号のサンプル値に対
応したビデオデータワードを記憶するビデオ信号のメモ
リ装置において、該ビデオ信号のメモリ装置が、上記ス
クリーン画面を水平走査方向および垂直走査方向に分割
して得るｍ個の四角形の各四角形に含まれる上記水平走
査方向にｎ個連続し且つ上記垂直走査方向にｎ個連続す
るｎ×ｎ個のビデオデータワードの各ビデオデータワー
ドに対応して設けられたｎ×ｎ個のメモリモジュールか
ら成り、上記ｎ×ｎ個のメモリモジュールの各メモリモ
ジュールは上記ビデオデータワードをｍ個分記憶する容
量を有するメモリ手段と、上記メモリ手段の上記ビデオ
データワードの記憶に際し、上記ビデオデータワードを
記憶するメモリモジュールとして、上記ｎ×ｎ個のメモ
リモジュールのうちの最大ｎ個のメモリモジュールを指
示すると共に、上記ビデオデータワードを記憶するメモ
リモジュール内のアドレスとして、上記記憶されるビデ
オデータワードが含まれる上記四角形の上記スクリーン
画面上の位置に応じたアドレスを指示し、上記メモリ手
段の１書込みサイクル中に、上記指示された最大ｎ個の
メモリモジュールの上記指示されたアドレスに、上記ビ
デオデータワードを記憶するように制御する制御手段と
を備える構成としたもので、データを高速でしかも１以
上の領域に同時に書込むことができ、高品位ビデオシス
テム等に用いて極めて有用である。

【図面の簡単な説明】

第１図はこの発明によるビデオ信号のメモリ装置の一実
施例を示すブロック図、第２図は高品位ビデオシステム
用特殊効果装置を簡略化して示すブロック図、第３図は
この発明によるビデオ信号のメモリ装置の一部の構成
で、第２図の装置に使用される図、第４図は第３図のビ
デオ信号のメモリ装置及び陰極線管スクリーンのラスタ
の関係を示す図、第５図及び第６図は第３図のビデオ信
号のメモリ装置の使用の一例を示す図、第７図は第３図
のビデオ信号のメモリ装置にデータを書込むための３つ
の可能性を示す図である。 （21）はメモリアレイ、（22）はメモリモジュール、
（41）は垂直バス群、（42）は水平バス群、（43），
（44）はバッファ回路、（47），（48）はラッチ回路で
ある。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ラスター表示のスクリーン画像を形成する
   ビデオ信号の水平走査線上の各サンプル位置における上
   記ビデオ信号のサンプル値に対応したビデオデータワー
   ドを記憶するビデオ信号のメモリ装置において、 上記スクリーン画面を水平走査方向および垂直走査方向
   に分割して得るｍ個の四角形の各四角形に含まれる上記
   水平走査方向にｎ個連続し且つ上記垂直走査方向にｎ個
   連続するｎ×ｎ個のビデオデータワードの各ビデオデー
   タワードに対応して設けられたｎ×ｎ個のメモリモジュ
   ールから成り、上記ｎ×ｎ個のメモリモジュールの各メ
   モリモジュールは上記ビデオデータワードをｍ個分記憶
   する容量を有するメモリ手段と、 上記メモリ手段の上記ビデオデータワードの記憶に際
   し、上記ビデオデータワードを記憶するメモリモジュー
   ルとして、上記ｎ×ｎ個のメモリモジュールのうちの最
   大ｎ個のメモリモジュールを指示すると共に、上記ビデ
   オデータワードを記憶するメモリモジュール内のアドレ
   スとして、上記記憶されるビデオデータワードが含まれ
   る上記四角形の上記スクリーン画面上の位置に応じたア
   ドレスを指示し、上記メモリ手段の１書込みサイクル中
   に、上記指示された最大ｎ個のメモリモジュールの上記
   指示されたアドレスに、上記ビデオデータワードを記憶
   するように制御する制御手段とを備えたことを特徴とす
   るビデオ信号のメモリ装置。