JPH0833786B2 - Reactive power regulator - Google Patents
Reactive power regulatorInfo
- Publication number
- JPH0833786B2 JPH0833786B2 JP61171335A JP17133586A JPH0833786B2 JP H0833786 B2 JPH0833786 B2 JP H0833786B2 JP 61171335 A JP61171335 A JP 61171335A JP 17133586 A JP17133586 A JP 17133586A JP H0833786 B2 JPH0833786 B2 JP H0833786B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- current
- fundamental wave
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000011664 signaling Effects 0.000 claims description 2
- 238000000605 extraction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電圧フリツカの防止、力率改善、高調波成
分低減のための三相交流回路の無効電力調整装置に関す
るものである。Description: TECHNICAL FIELD The present invention relates to a reactive power adjusting device for a three-phase AC circuit for preventing voltage flickering, improving power factor, and reducing harmonic components.
フリツカ防止及び/又は力率改善のために三相交流電
源線の各線間にコンデンサ、又はコンデンサとリアクト
ルとの並列回路から成る進み電流供給回路を接続するこ
とは良く知られている。また、特開昭56-159936号(特
願昭55-61600)公報に、瞬時有効電流、及び瞬時無効電
流を求め、これに基づいて電力障害補償回路を制御する
こが開示されている。更に、特願昭60-137499号におい
て、本件出願人は、三相不平衡負荷の力率改善を線電流
検出に基づいて容易に達成する方法を提案した。また、
トランジスタで構成した三相PWM変換器を使用して無効
分を制御する方法も既に提案されている。It is well known to connect a lead current supply circuit composed of a capacitor, or a parallel circuit of a capacitor and a reactor, between each of the three-phase AC power supply lines in order to prevent flicker and / or improve the power factor. Further, Japanese Laid-Open Patent Publication No. 56-159936 (Japanese Patent Application No. 55-61600) discloses that an instantaneous active current and an instantaneous reactive current are obtained and the power failure compensation circuit is controlled based on the obtained instantaneous active current and instantaneous reactive current. Further, in Japanese Patent Application No. 60-137499, the applicant of the present application has proposed a method for easily achieving power factor improvement of a three-phase unbalanced load based on line current detection. Also,
A method of controlling a reactive component using a three-phase PWM converter composed of transistors has already been proposed.
しかし、上記の特願昭60-137499号には高調波成分を
除去する方法が開示されていない。また、上記のトラン
ジスタ三相PWM変換器を使用する方法は、大容量化が困
難であるという欠点を有する。However, the above-mentioned Japanese Patent Application No. 60-137499 does not disclose a method for removing harmonic components. Further, the method of using the transistor three-phase PWM converter has a drawback that it is difficult to increase the capacity.
そこで、本発明の目的は、中又は大容量の無効電力調
整を容易に達成することができる装置を提供することに
ある。Therefore, an object of the present invention is to provide a device capable of easily achieving a medium or large capacity reactive power adjustment.
上記目的を達成するための本発明は、実施例を示す図
面の符号を参照して説明すると、三相交流電源線にスイ
ッチを介してコンデンサ又はリアクトルを接続して無効
電流の基本波成分を供給すると共に前記無効電流の基本
波成分の大きさを調整することができるように構成され
た三相の無効電流の基本波成分供給回路(3a)(3b)
と、前記三相交流電源線に接続され且つ半導体スイッチ
のオン・オフ制御で無効電流の高調波成分を供給するこ
とができるように構成された三相のパルス幅変調変換回
路(12)と、前記三相交流電源線に接続されているほぼ
三相平衡負荷(2)の第1相、第2相及び第3相の線電
流(IU、IV、IW)を検出する線電流検出器(4a)(4b)
(4c)と、前記第1、第2及び第3相線電流(IU、IV、
IW)に基づいて三相一括の瞬時無効電流 を求め、前記三相一括の瞬時無効電流(Iq)の平均値
(Iqa)を前記三相交流電源線の交流電圧の1周期に対
応する区間ごとに求め、前記平均値(Iqa)を低減させ
るように、前記無効電流の基本波成分供給回路(3a)
(3b)を制御し、且つ前記三相一括の瞬時無効電流(I
q)の変動分(ΔIq)を求め、前記変動分(ΔIq)を三
相の線電流成分(ΔIUq、ΔIVq、ΔIWq)に変換し、前
記変動分(ΔIq)を低減させるように前記線電流成分
(ΔIUq、ΔIVq、ΔIWq)に基づいてパルス幅変調(PW
M)制御信号を形成し、前記三相パルス幅変調変換回路
(12)を制御する演算及び制御手段とから成る無効電力
調整装置に係わるものである。BEST MODE FOR CARRYING OUT THE INVENTION The present invention for achieving the above-mentioned object will be described with reference to the reference numerals of the drawings showing an embodiment. And a three-phase reactive current fundamental wave component supply circuit (3a) (3b) configured to adjust the magnitude of the reactive current fundamental wave component
And a three-phase pulse width modulation conversion circuit (12) connected to the three-phase AC power supply line and configured to supply a harmonic component of a reactive current by on / off control of a semiconductor switch, Line current detection for detecting the line currents (I U , I V , I W ) of the first, second and third phases of the approximately three-phase balanced load (2) connected to the three-phase AC power supply line. Bowl (4a) (4b)
(4c) and the first, second and third phase line currents (I U , I V ,
Instantaneous reactive current of all three phases based on IW ) The average value (Iqa) of the instantaneous reactive currents (Iq) of the three-phase batch is calculated for each section corresponding to one cycle of the AC voltage of the three-phase AC power supply line, and the average value (Iqa) is reduced. As described above, the reactive current fundamental wave component supply circuit (3a)
(3b) is controlled, and the instantaneous reactive current (I
q) fluctuation (ΔIq) is calculated, and the fluctuation (ΔIq) is converted into three-phase line current components (ΔI U q, ΔI V q, ΔI W q) to reduce the fluctuation (ΔIq). Pulse width modulation (PW) based on the line current components (ΔI U q, ΔI V q, ΔI W q)
M) The present invention relates to a reactive power adjusting device which comprises a calculation and control means for forming a control signal and controlling the three-phase pulse width modulation conversion circuit (12).
なお、演算及び制御手段は、例えば第1図の符号5、
6、7、8、6a、9、10、11で示す回路又はマイクロコ
ンピュータ等である。The calculation and control means are, for example, reference numeral 5 in FIG.
6, 7, 8, 6a, 9, 10, 11 are circuits or microcomputers.
上記発明において、負荷(2)はほぼ平衡三相負荷で
あるので、零相電流を無視することができる。従つて三
相一括の瞬時無効電流Iq(以下瞬時虚電流と呼ぶ)を容
易に算出することができる。瞬時虚電流Iqは、直流で得
られるので、これを使用して無効電流の基本波成分供給
回路(3a)(3b)を制御する信号を容易に形成すること
ができる。PWM変換回路(12)は無効電流の基本波成分
は勿論のこと、高調波成分も除去する機能を有する。し
かし、基本波成分の全部を補償するためには、トランジ
スタ、GTOのような自己消去形の大きなスイツチング素
子が必要になり、入手不可能又は高価になる。従つて、
本発明では、PWM変換回路(12)では主として高調波成
分を補償し、基本波成分は、別に設けた基本波成分供給
回路(3a)(3b)で行う。但し、基本波成分供給回路
(3a)(3b)での補償不足又は過補償の基本波成分を、
必要に応じてPWM変換回路(12)で補償する。これによ
り、高調波電流の抑制、フリツカ防止及び力率改善を容
易且つ良好に達成することができる。In the above invention, since the load (2) is a substantially balanced three-phase load, the zero-phase current can be ignored. Therefore, the instantaneous reactive current Iq (hereinafter referred to as an instantaneous imaginary current) for all three phases can be easily calculated. Since the instantaneous imaginary current Iq is obtained as a direct current, it can be used to easily form a signal for controlling the fundamental wave component supply circuits (3a) (3b) of the reactive current. The PWM conversion circuit (12) has a function of removing not only the fundamental wave component of the reactive current but also the harmonic component. However, in order to compensate all the fundamental wave components, a large self-erasing type switching element such as a transistor or GTO is required, which is unavailable or expensive. Therefore,
In the present invention, the PWM conversion circuit (12) mainly compensates for harmonic components, and the fundamental wave components are provided by separately provided fundamental wave component supply circuits (3a) and (3b). However, the fundamental wave component of under-compensation or over-compensation in the fundamental wave component supply circuit (3a) (3b)
Compensate with the PWM conversion circuit (12) if necessary. This makes it possible to easily and satisfactorily achieve suppression of harmonic current, prevention of flickering, and power factor improvement.
次に、図面を参照して本発明の実施例に係わる三相交
流回路の無効電力調整方式について述べる。Next, a reactive power adjustment method for a three-phase AC circuit according to an embodiment of the present invention will be described with reference to the drawings.
(第1図の説明) 第1図において、第1相(U相)、第2相(V相)、
及び第3相(W相)の電源線(Iu、Iv、Iw)には、三相
平衡負荷(2)が接続されている。(3a)(3b)は力率
調整のための進み無効電流の基本波成分供給回路であ
り、三相の電源線(Iu)(Iv)(Iw)に接続されてい
る。この無効電流の基本波成分供給回路(3a)(3b)は
各線間に複数個のコンデンサC1〜C6を交流スイツチとし
てのサイリスタS1〜S6を介して選択的に接続するように
構成されている。無効電流の基本波成分供給回路(3a)
(3b)で供給する進み電流を負荷(2)の変動に対応さ
せて調整すれば、三相交流回路の力率が補償され、且つ
電圧変動(フリツカ)も防止される。なお、第1図では
2つの基本波成分供給回路(3a)(3b)のみが示されて
いるが、実際には、更に多くの同一構成の基本波成分供
給回路を設ける。(Explanation of FIG. 1) In FIG. 1, a first phase (U phase), a second phase (V phase),
A three-phase balanced load (2) is connected to the power supply lines (Iu, Iv, Iw) of the third phase (W phase). (3a) and (3b) are fundamental wave component supply circuits of the forward reactive current for power factor adjustment, which are connected to three-phase power supply lines (Iu) (Iv) (Iw). Configured the fundamental component supply circuit reactive current (3a) (3b) is selectively connected through the thyristor S 1 to S 6 of a plurality of capacitors C 1 -C 6 as an AC switch between each line Has been done. Reactive current fundamental wave component supply circuit (3a)
If the advance current supplied in (3b) is adjusted according to the fluctuation of the load (2), the power factor of the three-phase AC circuit is compensated and the voltage fluctuation (flicker) is also prevented. Although only two fundamental wave component supply circuits (3a) and (3b) are shown in FIG. 1, more fundamental wave component supply circuits having the same configuration are actually provided.
(4a)(4b)(4c)は電流検出器であり、線電流IU、
IV、IWを検出するために、各電源線(Iu)(Iv)(Iw)
に接続されている。(4a) (4b) (4c) are current detectors, and the line current I U ,
Each power line (Iu) (Iv) (Iw) to detect I V and I W
It is connected to the.
(5)は瞬時虚電流成分を求める第1の演算回路であ
り、線電流IU、IV、IWに対応する各相の瞬時虚電流Iqを
直流で出力する。この演算回路(5)の具体的構成は後
で説明する。(5) is a first arithmetic circuit for obtaining an instantaneous imaginary current component, which outputs an instantaneous imaginary current Iq of each phase corresponding to the line currents I U , I V , and I W as a direct current. The specific configuration of the arithmetic circuit (5) will be described later.
(6)は瞬時虚電流Iqの商用周波数1周期の平均値Iq
aを求める平均値回路であり、第1の演算回路(5)に
接続されている。ここから得られる平均値Iqaは無効電
流の基本波成分に相当する直流である。(6) is the average value Iq of the instantaneous imaginary current Iq for one cycle of the commercial frequency
It is an average value circuit for obtaining a and is connected to the first arithmetic circuit (5). The average value Iqa obtained from this is a direct current corresponding to the fundamental wave component of the reactive current.
(7)はコンデンサ段数決定回路であり、平均値回路
(6)に接続されている。ここでは平均値Iqaを補償す
るために最適なコンデンサC1〜C6の接続段数、即ち基本
波成分供給回路(3a)(3b)の内で投入すべきものを決
定する。もし、第1の基本波成分供給回路(3a)を選択
する場合には、サイリスタS1〜S3のオン指令信号を発生
させる。(7) is a capacitor stage number determination circuit, which is connected to the average value circuit (6). Here, in order to compensate the average value Iqa, the optimum number of connection stages of the capacitors C 1 to C 6 , that is, the one to be turned on among the fundamental wave component supply circuits (3a) (3b) is determined. If, when selecting the first fundamental wave component supply circuit (3a) generates an on command signal of the thyristor S 1 to S 3.
(8)は制御回路であり、コンデンサ段数決定回路
(7)に接続されている。この制御回路(8)は、コン
デンサ段数決定に応答して、サイリスタS1〜S3又はS4〜
S6又はこの両方のオン制御信号を発生する。なお、サイ
リスタS1〜S3は同時に制御され、且つS4〜S6も同時に制
御される。Reference numeral (8) is a control circuit, which is connected to the capacitor stage number determination circuit (7). The control circuit (8) in response to determining capacitor stages, thyristors S 1 to S 3 or S 4 ~
Generates ON control signals for S 6 or both. The thyristors S 1 to S 3 are controlled simultaneously, and S 4 to S 6 are also controlled simultaneously.
(9)は変動分抽出回路であつて、第1の演算回路
(5)と基本波補償量信号発生回路(6a)とに接続され
ている。この変動分抽出回路(9)が出力す変動分ΔIq
は、瞬時虚電流Iqの中に含まれる高調波成分に対応する
ものであり、基本的には、第1の演算回路(5)から得
られる瞬時虚電流Iqと平均値回路(6)から得られる平
均値Iqaとの差に対応する。もし、基本波成分供給回路
(3a)(3b)によつて基本波成分のほぼ全部を補償する
ことができる場合は、平均値回路(6)から得られる平
均値信号Iqaを変動分抽出回路(9)に直接に入力させ
ればよい。しかし、この実施例では、基本波成分が階段
的に補償され、補償の不足又は過剰が生じるので、この
不足又は過剰分をPWM変換回路(12)で補償している。
この補償を可能にするために、コンデンサ段数決定回路
(7)と変動分抽出回路(9)との間に基本波補償量信
号発生回路(6a)が設けられている。この基本波補償量
信号発生回路(6a)にはコンデンサ段数決定回路(7)
で決定されたコンデンサ接続段数で供給することができ
る基本波補償量を示す信号Iqbを出力する。コンデンサC
1〜C6の容量は既知であるので、補償することができる
基本波成分を容易に決定することができる。Reference numeral (9) is a fluctuation extraction circuit, which is connected to the first arithmetic circuit (5) and the fundamental wave compensation amount signal generation circuit (6a). The fluctuation amount ΔIq output by the fluctuation amount extraction circuit (9)
Corresponds to the harmonic component contained in the instantaneous imaginary current Iq, and is basically obtained from the instantaneous imaginary current Iq obtained from the first arithmetic circuit (5) and the average value circuit (6). It corresponds to the difference from the average value Iqa. If almost all of the fundamental wave components can be compensated by the fundamental wave component supply circuits (3a) and (3b), the average value signal Iqa obtained from the average value circuit (6) is used as a variation extraction circuit ( 9) You can input directly. However, in this embodiment, the fundamental wave component is stepwisely compensated, and shortage or excess of compensation occurs. Therefore, this shortage or excess is compensated by the PWM conversion circuit (12).
In order to enable this compensation, a fundamental wave compensation amount signal generation circuit (6a) is provided between the capacitor stage number determination circuit (7) and the fluctuation amount extraction circuit (9). This fundamental wave compensation amount signal generation circuit (6a) includes a capacitor stage number determination circuit (7)
The signal Iqb indicating the amount of fundamental wave compensation that can be supplied with the number of capacitor connection stages determined in step 1 is output. Capacitor C
Since the capacities of 1 to C 6 are known, the compensating fundamental wave component can be easily determined.
(10)は変動分を三相線電流ΔIUq、ΔIVq、ΔIWqに
戻すための第2の演算回路であり、変動分抽出回路
(9)に接続されている。この第2の演算回路(10)は
変動分抽出回路(9)から得られる三相一括の変動分Δ
Iqに基づいて各相(U、V、W)の線電流における変動
分ΔIUq、ΔIVq、ΔIWqを示信号を求める回路である。(10) is a second arithmetic circuit for returning the variation to the three-phase line currents ΔI U q, ΔI V q, ΔI W q, and is connected to the variation extraction circuit (9). This second arithmetic circuit (10) is a variation amount Δ of the three-phase batch obtained from the variation amount extraction circuit (9).
It is a circuit that obtains a signal indicating variations ΔI U q, ΔI V q, and ΔI W q in the line current of each phase (U, V, W) based on Iq.
(11)は制御信号形成回路であつて、第2の演算回路
(10)と高調波成分補償用PWM変換回路(10)で供給す
る電流を検出するための電流検出器(13)(14)(15)
とに接続され、PWM変換回路(12)のトランジスタQ1〜Q
6をオン・オフ制御する信号を発生する。(11) is a control signal forming circuit, which is a current detector (13) (14) for detecting the current supplied by the second arithmetic circuit (10) and the PWM conversion circuit (10) for harmonic component compensation. (15)
Connected to and, the transistors Q 1 to Q of the PWM conversion circuit (12)
Generates a signal to control ON / OFF of 6 .
高調波補償電流供給用PWM変換回路(12)は、ブリツ
ジ接続された自己消弧形半導体スイツチ素子としてのト
ランジスタQ1〜Q6を含み、各対のトランジスタQ1〜Q6の
接続点に交流電源線(Iu、Iv、Iw)が接続され、各対の
トランジスタQ1〜Q6の負荷としてリアクトル(16)が接
続されている。各トランジスタQ1〜Q6のベースは制御信
号形成回路(11)に接続され、各トランジスタQ1〜Q6は
パルス幅変調(PWM)駆動され、所望の高調波補償電流
を供給する。なお、PWM変換回路(12)の入力ライン間
にコンデンサC11、C12、C13が接続されている。The harmonic conversion current supply PWM conversion circuit (12) includes transistors Q 1 to Q 6 as bridge-connected self-arc-extinguishing semiconductor switch elements, and an AC voltage is applied to the connection point of each pair of transistors Q 1 to Q 6. Power supply lines (Iu, Iv, Iw) are connected, and a reactor (16) is connected as a load to the transistors Q 1 to Q 6 of each pair. Bases of the transistors Q 1 to Q 6 is connected to the control signal forming circuit (11), each of the transistors Q 1 to Q 6 is driven pulse width modulation (PWM), for supplying a desired harmonic compensation current. Note that capacitors C 11 , C 12 , and C 13 are connected between the input lines of the PWM conversion circuit (12).
(Iq及び第2図の説明) 瞬時無効電流は、前述した特開昭56-159936公報で説
明されている。(Explanation of Iq and FIG. 2) The instantaneous reactive current is described in the above-mentioned Japanese Patent Laid-Open No. 56-159936.
三相交流電源電圧VU、VV、VWは、最大値Vm、角周波数
ωの平衡三相交流電圧であるとすれば次式で表わされ
る。The three-phase AC power supply voltages V U , V V , and V W are represented by the following equations, assuming that they are balanced three-phase AC voltages having a maximum value Vm and an angular frequency ω.
いま、三相負荷電流IU、IV、IWをωで回転する変換マ
トリクスで座標変換した電流をIp、Iqで表わすと、零相
電流が存在しない場合は、一般に次式が成立する。 Now, when the three-phase load currents I U , I V , and I W are coordinate-transformed by a transformation matrix that rotates by ω and are represented by Ip and Iq, the following equation is generally established when there is no zero-phase current.
ここで、瞬時無効電流Iqのみを算出するため、(2)
式においてIp=0とすると、次式が得られる。 Here, since only the instantaneous reactive current Iq is calculated, (2)
If Ip = 0 in the equation, the following equation is obtained.
本発明では上記(4)式のIqを瞬時虚電流と定義す
る。この瞬時虚電流Iqは、上式から明らかな如く、三相
一括の瞬時無効電流成分に対応する。 In the present invention, Iq in the above equation (4) is defined as an instantaneous imaginary current. This instantaneous imaginary current Iq corresponds to the instantaneous reactive current component of all three phases as is clear from the above equation.
第2図は第1図の第1の演算回路(5)を詳しく示
す。第1図の電流検出器(4a)(4b)(4c)に接続され
るライン(21)(22)(23)は乗算器(24)(25)(2
6)の一方の入力端子にそれぞれ接続されている。乗算
器(24)(25)(26)の他方の入力端子にはsinωt発
生回路(27)、sin(ωt−2π/3)発生回路(28)、s
in(ωt−4π/3)発生回路(29)がそれぞれ接続され
ている。各乗算器(24)(25)(26)の出力は加算器
(30)に接続されている。加算器(30)の出力ラインに
は係数器(31)が設けられている。この係数器(31)
は、加算器(30)の出力に係数 を乗算するものであり、(4)式の瞬時虚電流Iqを出力
する。FIG. 2 shows the first arithmetic circuit (5) of FIG. 1 in detail. Lines (21) (22) (23) connected to the current detectors (4a) (4b) (4c) of FIG. 1 are multipliers (24) (25) (2).
6) Each is connected to one of the input terminals. The other input terminals of the multipliers (24) (25) (26) have sin ωt generation circuit (27), sin (ωt-2π / 3) generation circuit (28), s
The in (ωt-4π / 3) generation circuits (29) are connected to each other. The output of each multiplier (24) (25) (26) is connected to the adder (30). A coefficient unit (31) is provided on the output line of the adder (30). This coefficient unit (31)
Is the coefficient at the output of the adder (30) And outputs the instantaneous imaginary current Iq of equation (4).
(平均値回路の説明) 第1図の平均値回路(6)は、第3図に示す如く、積
分回路(32)とサンプルホールド回路(33)とで構成さ
れている。積分回路(32)は第1の演算回路(5)に接
続され、電源線(Iu、Iv、Iw)の商用交流電圧の1周期
の開始を示す電源零点パルスに応答してリセツトされ、
商用周波数の1周期の瞬時虚電流Iqを積分する。サンプ
ルホールド回路(33)は1周期の積分値を電源零点パル
スに応答してサンプリングし、ホールドし、これを平均
値Iqaとして出力する。この平均値Iqaは、瞬時無効電流
の基本波成分に対応している。(Explanation of Average Value Circuit) As shown in FIG. 3, the average value circuit (6) of FIG. 1 is composed of an integrating circuit (32) and a sample hold circuit (33). The integrator circuit (32) is connected to the first arithmetic circuit (5) and reset in response to a power source zero-point pulse indicating the start of one cycle of the commercial AC voltage of the power source lines (Iu, Iv, Iw),
The instantaneous imaginary current Iq for one cycle of the commercial frequency is integrated. The sample hold circuit (33) samples and holds the integrated value of one cycle in response to the power source zero point pulse, and outputs it as the average value Iqa. This average value Iqa corresponds to the fundamental wave component of the instantaneous reactive current.
(ΔIq、ΔIUq、ΔIVq、ΔIWq及び第4図の説明) 変動分抽出回路(9)は、第4図に示す如くIq−Iqb
の減算器から成り、瞬時無効電流の高調波成分に対応す
る信号を変動分ΔIqとして出力する。第1図の第2の演
算回路(10)は、三相一括の変動分ΔIqを三相の線電流
に戻すための回路であり、第4図に示す如く構成されて
いる。各相の線電流IU、IV、IWと三相一括の瞬時無効電
流(虚電流)Iq、及び瞬時有効電流IPとの間には次の関
数がある。 (ΔIq, ΔI U q, ΔI V q, ΔI W q and description of FIG. 4) variation extraction circuit (9), Iq-Iqb as shown in FIG. 4
And outputs a signal corresponding to the harmonic component of the instantaneous reactive current as the variation ΔIq. The second arithmetic circuit (10) of FIG. 1 is a circuit for returning the fluctuation amount ΔIq of the three-phases to the three-phase line current, and is configured as shown in FIG. The following functions exist between the line currents I U , I V , and I W of each phase, and the instantaneous reactive current (imaginary current) Iq and the instantaneous active current I P of the three phases collectively.
IU、IV、IWと瞬時無効電流Iqとの関係を求めるため
に、IP=0とすれば、次式が成立する。 If I P = 0 in order to obtain the relationship between I U , I V , and I W and the instantaneous reactive current Iq, the following equation holds.
この(6)式に基づいて各線電流IU、IV、IWと瞬時無
効電流Iqとの関係式を作ると次の様になる。 The relational expression between the line currents I U , I V , and I W and the instantaneous reactive current Iq is created based on the equation (6), and the relational expression is as follows.
ΔIqはIqに対応し、ΔIqの各線電流ΔIUq、ΔIVq、Δ
IWqはIU、IV、IWに対応するので、次式が成立する。 ΔIq corresponds to Iq, and each line current of ΔIq ΔI U q, ΔI V q, Δ
Since I W q corresponds to I U , I V , and I W , the following equation holds.
上記(8)式の演算を行うために、第4図の回路で
は、変動分抽出回路(9)の出力ラインに係数器(34)
が接続され、 が乗算される。係数器(34)の出力は各相の乗算器(3
5)(36)(37)の一方の入力端子に接続され、他方の
入力端子には、sinωt発生回路(38)、sin(ωt−2
π/3)発生回路(39)、sin(ωt−4π/3)発生回路
(40)に接続されている。 In order to perform the calculation of the above equation (8), in the circuit of FIG. 4, the coefficient unit (34) is connected to the output line of the variation extraction circuit (9).
Is connected, Is multiplied. The output of the coefficient multiplier (34) is the multiplier (3
5) (36) (37) is connected to one input terminal, and the other input terminal has sin ωt generation circuit (38) and sin (ωt-2
It is connected to the π / 3) generation circuit (39) and the sin (ωt-4π / 3) generation circuit (40).
(PWM制御信号形成回路の説明) PWM制御信号形成回路(11)は、第5図に示す如くヒ
ステリシスコンパレータ(42)と論理回路(43)とを含
む。ヒステリシスコンパレータ(42)の一方の入力端子
には第2の演算回路(10)が接続され、ここに第6図
(A)で説明的に示す変動分U相線電流ΔIUqが入力す
る。コンパレータ(42)の他方の入力端子には第1図の
電流検出器(13)が接接され、第6図(A)に示す電流
検出値ICTが入力する。コンパレータ(42)では線電流
ΔIUqに基づいて2つのヒステリシスレベルVL、VHが得
られ、これ等と電流検出値ICTとが比較され、ICTがVL、
VHに達する毎に出力が反転し、第6図(B)に示す比較
出力が得られる。即ち、ICTがレベルVHからレベルVLに
向うt2〜t3区間では比較出力が低レベル、ICTがレベルV
LからVHに向うt3〜t4期間では高レベルになる。(Description of PWM Control Signal Forming Circuit) The PWM control signal forming circuit (11) includes a hysteresis comparator (42) and a logic circuit (43) as shown in FIG. The second arithmetic circuit (10) is connected to one input terminal of the hysteresis comparator (42), and the fluctuation U-phase line current ΔI U q shown in FIG. 6 (A) is input to the second arithmetic circuit (10). The other input terminal of the comparator (42) is in contact with the current detector (13) of FIG. 1, and the detected current value I CT shown in FIG. 6 (A) is input. The comparator (42) obtains two hysteresis levels V L and V H based on the line current ΔI U q, compares these with the current detection value I CT, and I CT is V L ,
The output is inverted every time V H is reached, and the comparison output shown in FIG. 6 (B) is obtained. That, I CT is directed to the level V L from the level V H t 2 ~t 3 comparison output in a section is low, I CT level V
It goes high during the period t 3 to t 4 from L to V H.
論理回路(43)は、比較出力に基づいてトランジスタ
Q1、Q2のPWM制御信号を形成する回路である。第6図
(C)に示すトランジスタQ1の制御信号は、線電流ΔIU
qの前半サイクルのt1〜t5において第6図(B)の比較
出力をのまま選択し、後半サイクルのt5〜t6において第
6図(B)の比較出力を反転することによつて形成され
ている。第6図(D)のトランジスタQ2の制御信号は第
6図(C)の制御パルスを反転したものである。ΔIVq
とΔIWqに基づく第2相及び第3相のトランジスタQ3〜Q
6の制御信号も第1相と全く同様に形成する。The logic circuit (43) is a transistor based on the comparison output.
This is a circuit that forms the PWM control signals for Q 1 and Q 2 . The control signal of the transistor Q 1 shown in FIG. 6 (C) is the line current ΔI U
By selecting the comparison output of FIG. 6 (B) as it is from t 1 to t 5 of the first half cycle of q, and inverting the comparison output of FIG. 6 (B) from t 5 to t 6 of the second half cycle. Is formed. The control signal of the transistor Q 2 in FIG. 6 (D) is an inversion of the control pulse in FIG. 6 (C). ΔI V q
And the second and third phase transistors Q 3 to Q based on ΔI W q
The control signal of 6 is also formed in exactly the same manner as the first phase.
(動作) 第1図の負荷(2)に高調波成分及び無効分を含む線
電流IU、IV、IWが流れている場合には、電流検出器(4
a)(4b)(4c)で検出され、第1の演算回路(5)に
送られる。第1の演算回路(5)は各線電流IU、IV、IW
の三相一括の瞬時無効電流即ち瞬時虚電流Iqを出力す
る。平均値回路(6)は三相一括の瞬時無効電流の基本
波成分の実効値に対応する平均値ΔIqaを出力する。コ
ンデンサ段数決定回路(7)及び制御回路(8)は、平
均値ΔIqaを補償するための電流即ち打ち消す電流を流
すようにサイリスタS1〜S6を制御する。基本波成分供給
回路(3a)(3b)は複数段設けられているので、選択さ
れた1つ又は選択された組み合せによつて要求される補
償電流(基本波進み電流)を供給する。(Operation) When the line currents I U , I V , and I W including harmonic components and reactive components are flowing through the load (2) in FIG. 1, the current detector (4
a) (4b) and (4c) are detected and sent to the first arithmetic circuit (5). The first arithmetic circuit (5) is for each line current I U , I V , I W
The instantaneous reactive current of the three phases, that is, the instantaneous imaginary current Iq is output. The average value circuit (6) outputs the average value ΔIqa corresponding to the effective value of the fundamental wave component of the instantaneous reactive current of the three-phase batch. The capacitor stage number determination circuit (7) and the control circuit (8) control the thyristors S 1 to S 6 so that a current for compensating the average value ΔIqa, that is, a current to be canceled flows. Since the fundamental wave component supply circuits (3a) and (3b) are provided in a plurality of stages, the compensation current (fundamental wave advance current) required by the selected one or the selected combination is supplied.
一方、高調波補償用のPWM変換回路(12)は、無効電
流の基本波成分供給回路(3a)(3b)で補償することが
できない分を補償する。即ち、無効電流の基本波成分供
給回路(3a)(3b)は無効電流の基本波成分を補償する
ものであり、高調波成分を補償することができないの
で、変動分抽出回路(9)で高調波成分の情報を含む変
動分ΔIqを抽出し、これを補償するようにトランジスタ
Q1〜Q6から成るPWM変換回路(12)を駆動する。トラン
ジスタQ1〜Q6は自己消弧形半導体スイツチであるから、
このオン・オフを商用周波数以上の周波数で行うことが
可能であり、高調波成分を補償することができる。従つ
て、第1図の方式によれば、フリツカ防止、力率改善、
及び高調波電流の抑制が達成される。On the other hand, the harmonic compensating PWM conversion circuit (12) compensates for the component which cannot be compensated by the fundamental wave component supply circuits (3a) (3b) of the reactive current. That is, since the fundamental wave component supply circuits (3a) and (3b) of the reactive current compensate the fundamental wave component of the reactive current and cannot compensate the harmonic component, the variation extraction circuit (9) The variation ΔIq including the wave component information is extracted and the transistor is used to compensate for it.
It drives the PWM conversion circuit (12) consisting of Q 1 to Q 6 . Since the transistor Q 1 ~Q 6 is a self-extinguishing semiconductor switch,
This on / off can be performed at a frequency higher than the commercial frequency, and the harmonic component can be compensated. Therefore, according to the method of FIG. 1, flickering prevention, power factor improvement,
And suppression of harmonic currents is achieved.
本発明は上述の実施例に限定されるものではなく、例
えば次の変形例が可能なものである。The present invention is not limited to the above-described embodiments, and the following modifications are possible, for example.
(1)第1図の基本波成分供給回路(3a)(3b)は、第
7図のような回路構成にすることができる。第7図では
コンデンサC1、C2、C3の三角結線回路と、リアクトル
L1、L2、L3の三角結線回路とが並列に接続され、サイリ
スタS1〜S3でリアクトルの三角結線回路を位相制御(導
通角制御)し、等価的にコンデンサ容量を連続制御する
ように構成されている。この場合には、基本波補償量信
号発生回路(6a)が不要になり、1qaを直接に変動分抽
出回路(9)に入力させる。(1) The fundamental wave component supply circuits (3a) and (3b) in FIG. 1 can have a circuit configuration as shown in FIG. In Fig. 7, the triangular connection circuit of capacitors C 1 , C 2 and C 3 and the reactor
L 1, L 2, and a triangle connection circuit of L 3 are connected in parallel, the triangle connection circuit of the reactor and phase control (conduction angle control) thyristor S 1 to S 3, equivalently continuously controlled capacitance Is configured. In this case, the fundamental wave compensation amount signal generation circuit (6a) is not required, and 1qa is directly input to the variation extraction circuit (9).
(2)第8図に示す如く基本波成分供給回路におけるコ
ンデンサC1〜C3に直列にサイリスタS1〜S3を接続しても
よい。(2) As shown in FIG. 8, thyristors S 1 to S 3 may be connected in series to capacitors C 1 to C 3 in the fundamental wave component supply circuit.
(3)PWM変換回路(12)のリアクトル(16)の代りに
コンデンサを接続してもよい。また、トランジスタQ1〜
Q6の代りにFET又はGTO等の高速スイツチング素子を使用
してもよい。(3) A capacitor may be connected instead of the reactor (16) of the PWM conversion circuit (12). Also, the transistor Q 1 ~
A high speed switching device such as FET or GTO may be used instead of Q 6 .
(4)サイリスタS1〜S6をトライアツクとせずにSCRを
逆並列接続したものとしてもよい。(4) The thyristors S 1 to S 6 may be SCRs connected in antiparallel instead of being triaced.
(5)演算回路(5)(10)をマイクロコンピユータで
構成してもよい。(5) The arithmetic circuits (5) and (10) may be configured by a microcomputer.
本発明は次の効果を有する。 The present invention has the following effects.
(イ)パルス幅変調変換回路は基本波成分を補償する機
能を有する。もし、パルス幅変調変換回路で基本波成分
の全部を補償するように構成すると、大容量の半導体ス
イッチを使用することが必要になり、装置がコスト高に
なる。そこで、本発明では、パルス幅変調変換回路の他
に、スイッチを介して三相交流電源線に接続されるコン
デンサ又はリアクトルから成る基本波成分供給回路を設
け、これによって基本波成分の全部又は一部を補償して
いる。基本波成分供給回路のスイッチは高速で継続する
必要がないから、同一電流容量で比較した場合、パルス
幅変調変換回路の半導体スイッチに比べて低コストであ
る。従って、本発明によれば無効電力調整装置のコスト
の低減が可能になる。(A) The pulse width modulation conversion circuit has a function of compensating for the fundamental wave component. If the pulse width modulation conversion circuit is configured to compensate all the fundamental wave components, it becomes necessary to use a large capacity semiconductor switch, which increases the cost of the device. Therefore, in the present invention, in addition to the pulse width modulation conversion circuit, a fundamental wave component supply circuit including a capacitor or a reactor connected to a three-phase AC power supply line via a switch is provided, whereby all or one of the fundamental wave components is provided. The department is compensated. Since the switch of the fundamental wave component supply circuit does not have to continue at high speed, when compared with the same current capacity, the cost is lower than that of the semiconductor switch of the pulse width modulation conversion circuit. Therefore, according to the present invention, the cost of the reactive power adjusting device can be reduced.
(ロ)本発明で特定された演算処理に基づいて基本波成
分供給回路とパルス幅変調変換回路との両方の制御を行
うと、所定の制御を比較的容易に達成することができ
る。(B) If both the fundamental wave component supply circuit and the pulse width modulation conversion circuit are controlled based on the arithmetic processing specified by the present invention, the predetermined control can be achieved relatively easily.
第1図は本発明の実施例に係わる三相無効電力調整装置
を示すブロツク図、 第2図は第1図の第1の演算回路を示すブロツク図、 第3図は第1図の平均値回路を示すブロツク図、 第4図は第1図の第2の演算回路を示すブロツク図、 第5図は第1図の制御信号形成回路の一部を示すブロツ
ク図、 第6図は第5図の各部の状態を示す波形図、 第7図及び第8図は基本波成分供給回路の変形を示す回
路図である。 (Iu)(Iv)(Iw)……電源線、(2)……負荷、(3
a)(3b)……無効電流の基本波成分供給回路、(4a)
(4b)(4c)……電流検出器、(5)……第1の演算回
路、(6)……平均値回路、(8)……ゲート制御回
路、(9)……変動分抽出回路、(12)……PWM変換回
路。FIG. 1 is a block diagram showing a three-phase reactive power adjusting device according to an embodiment of the present invention, FIG. 2 is a block diagram showing a first arithmetic circuit of FIG. 1, and FIG. 3 is an average value of FIG. FIG. 4 is a block diagram showing a circuit, FIG. 4 is a block diagram showing the second arithmetic circuit of FIG. 1, FIG. 5 is a block diagram showing a part of the control signal forming circuit of FIG. 1, and FIG. Waveform diagrams showing the states of the respective parts in the figure, and FIGS. 7 and 8 are circuit diagrams showing modifications of the fundamental wave component supply circuit. (Iu) (Iv) (Iw) …… Power line, (2) …… Load, (3
a) (3b) ... fundamental wave component supply circuit of reactive current, (4a)
(4b) (4c) ... current detector, (5) ... first arithmetic circuit, (6) ... average value circuit, (8) ... gate control circuit, (9) ... variation extraction circuit , (12) …… PWM conversion circuit.
Claims (1)
ンサ又はリアクトルを接続して無効電流の基本波成分を
供給すると共に前記無効電流の基本波成分の大きさを調
整することができるように構成された三相の無効電流の
基本波成分供給回路(3a)(3b)と、 前記三相交流電源線に接続され且つ半導体スイッチのオ
ン・オフ制御で無効電流の高調波成分を供給することが
できるように構成された三相のパルス幅変調変換回路
(12)と、 前記三相交流電源線に接続されているほぼ三相平衡負荷
(2)の第1相、第2相及び第3相の線電流(IU、IV、
IW)を検出する線電流検出器(4a)(4b)(4c)と、 前記第1、第2及び第3相線電流(IU、IV、IW)に基づ
いて三相一括の瞬時無効電流 を求め、前記三相一括の瞬時無効電流(Iq)の平均値
(Iqa)を前記三相交流電源線の交流電圧の1周期に対
応する区間ごとに求め、前記平均値(Iqa)を低減させ
るように、前記無効電流の基本波成分供給回路(3a)
(3b)を制御し、且つ前記三相一括の瞬時無効電流(I
q)の変動分(ΔIq)を求め、前記変動分(ΔIq)を三
相の線電流成分(ΔIUq、ΔIVq、ΔIWq)に変換し、前
記変動分(ΔIq)を低減させるように前記線電流成分
(ΔIUq、ΔIVq、ΔIWq)に基づいてパルス幅変調(PW
M)制御信号を形成し、前記三相パルス幅変調変換回路
(12)を制御する演算及び制御手段と から成る無効電力調整装置。1. A capacitor or a reactor is connected to a three-phase AC power supply line via a switch to supply a fundamental wave component of a reactive current and adjust the magnitude of a fundamental wave component of the reactive current. A three-phase reactive current fundamental wave component supply circuit (3a) (3b) configured and supplying a reactive current harmonic component by ON / OFF control of a semiconductor switch connected to the three-phase AC power supply line. And a three-phase pulse width modulation conversion circuit (12) configured to enable the first phase, the second phase and the third phase of the substantially three-phase balanced load (2) connected to the three-phase AC power supply line. Phase line currents (I U , I V ,
Line current detector for detecting an I W) and (4a) (4b) (4c ), said first, second and third phase line current (I U, I V, the three-phase on the basis of the I W) Instantaneous reactive current The average value (Iqa) of the instantaneous reactive currents (Iq) of the three-phase batch is calculated for each section corresponding to one cycle of the AC voltage of the three-phase AC power supply line, and the average value (Iqa) is reduced. As described above, the reactive current fundamental wave component supply circuit (3a)
(3b) is controlled, and the instantaneous reactive current (I
q) fluctuation (ΔIq) is calculated, and the fluctuation (ΔIq) is converted into three-phase line current components (ΔI U q, ΔI V q, ΔI W q) to reduce the fluctuation (ΔIq). Pulse width modulation (PW) based on the line current components (ΔI U q, ΔI V q, ΔI W q)
M) A reactive power adjusting device which comprises a calculation means for forming a control signal and controlling the three-phase pulse width modulation conversion circuit (12).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61171335A JPH0833786B2 (en) | 1986-07-21 | 1986-07-21 | Reactive power regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61171335A JPH0833786B2 (en) | 1986-07-21 | 1986-07-21 | Reactive power regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6327911A JPS6327911A (en) | 1988-02-05 |
| JPH0833786B2 true JPH0833786B2 (en) | 1996-03-29 |
Family
ID=15921318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61171335A Expired - Fee Related JPH0833786B2 (en) | 1986-07-21 | 1986-07-21 | Reactive power regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0833786B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02291762A (en) * | 1989-05-02 | 1990-12-03 | Dainippon Screen Mfg Co Ltd | Rotating drum of image scanner |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3002373A1 (en) * | 1980-01-23 | 1981-07-30 | Siemens AG, 1000 Berlin und 8000 München | METHOD FOR REDUCING THE NET REACTIVE EFFECTS OF A NETWORKED DIRECT CONVERTER AND CONTROL SWITCH THEREFOR |
| JPS58175933A (en) * | 1982-04-07 | 1983-10-15 | 株式会社日立製作所 | Method of controlling power factor regulator |
| JPH0330895Y2 (en) * | 1984-10-19 | 1991-06-28 |
-
1986
- 1986-07-21 JP JP61171335A patent/JPH0833786B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6327911A (en) | 1988-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679411B2 (en) | Parallel operation control device for AC output converter | |
| JP2009201248A (en) | Clamp power conversion apparatus | |
| JP2005033895A (en) | Power converter | |
| JPS6042717B2 (en) | Power control device for induction motor | |
| JPH0638711B2 (en) | DC power supply for inverter | |
| JP2933640B2 (en) | AC power converter controller | |
| JP3259308B2 (en) | Inverter device and uninterruptible power supply using the same | |
| JPH0833786B2 (en) | Reactive power regulator | |
| US6388903B2 (en) | Voltage compensating apparatus and method for 3-phase inverter employing four switches | |
| JP3245989B2 (en) | Control circuit of pulse width modulation control inverter | |
| JPH0919065A (en) | Inverter synchronous switching circuit | |
| JP3032046B2 (en) | Static reactive power generator | |
| JP2000175463A (en) | Control device of voltage type self-excited AC / DC converter | |
| JPH063567B2 (en) | Power adjustment method | |
| JPH0515165A (en) | Control method of 3-phase 3-wire neutral point clamp inverter | |
| JP2784490B2 (en) | Current limiting method for voltage source pulse width modulation control inverter | |
| JP2774246B2 (en) | Control device for current source converter | |
| JPH06351255A (en) | Control circuit for pwm control inverter | |
| JPH0974765A (en) | Stationary power converter | |
| JPH10201243A (en) | Self-turn-off type semiconductor switching device parallel device and power conversion device | |
| JP2771948B2 (en) | Power converter control device | |
| JPH07107656B2 (en) | Reactive power regulator | |
| JP3198212B2 (en) | Hybrid phase control device and its control device | |
| JP2688487B2 (en) | Pulse width modulation inverter controller | |
| JPH02276475A (en) | Power conversion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |