Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0834697B2 - DC brushless motor inverter circuit - Google Patents
[go: Go Back, main page]

JPH0834697B2 - DC brushless motor inverter circuit - Google Patents

DC brushless motor inverter circuit

Info

Publication number
JPH0834697B2
JPH0834697B2 JP1245497A JP24549789A JPH0834697B2 JP H0834697 B2 JPH0834697 B2 JP H0834697B2 JP 1245497 A JP1245497 A JP 1245497A JP 24549789 A JP24549789 A JP 24549789A JP H0834697 B2 JPH0834697 B2 JP H0834697B2
Authority
JP
Japan
Prior art keywords
transistor
transistors
brushless motor
inverter circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1245497A
Other languages
Japanese (ja)
Other versions
JPH03112369A (en
Inventor
良太 東
仁 川口
菊夫 小宮山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1245497A priority Critical patent/JPH0834697B2/en
Publication of JPH03112369A publication Critical patent/JPH03112369A/en
Publication of JPH0834697B2 publication Critical patent/JPH0834697B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は直流ブラシレスモータのインバータ回路に
関するものであり、特に、高電圧の直流電源によりモー
タを直接駆動する直流ブラシレスモータのインバータ回
路に関するものである。
Description: TECHNICAL FIELD The present invention relates to an inverter circuit for a DC brushless motor, and more particularly to an inverter circuit for a DC brushless motor that directly drives the motor with a high-voltage DC power supply. is there.

[従来の技術] 従来より直流ブラシレスモータを駆動するためにイン
バータ回路を使用している。第2図は従来の直流ブラシ
レスモータのインバータ回路を示す回路図である。この
インバータ回路は周知の回路構成であり、例えば、特開
昭63−206187号公報にも示されている。
[Prior Art] Conventionally, an inverter circuit is used to drive a DC brushless motor. FIG. 2 is a circuit diagram showing an inverter circuit of a conventional DC brushless motor. This inverter circuit has a well-known circuit configuration, and is disclosed, for example, in Japanese Patent Laid-Open No. 63-206187.

図において、1は直流電源、2はモータ巻線であり、
3はこのモータ巻線2の巻線電流を出力する半導体スイ
ッチ群である。この半導体スイッチ群3は、具体的に
は、上段部をPNP形トランジスタQu1,Qu2,Qu3と、この各
トランジスタQu1,Qu2,Qu3のエミッタとコレクタとの間
に接続したダイオードDu1,Du2,Du3とで構成し、下段部
をNPN形トランジスタQd1,Qd2,Qd3と、この各トランジス
タQd1,Qd2,Qd3のエミッタとコレクタとの間に接続した
ダイオードDd1,Dd2,Dd3とで構成されている。
In the figure, 1 is a DC power supply, 2 is a motor winding,
A semiconductor switch group 3 outputs the winding current of the motor winding 2. Specifically, the semiconductor switch group 3 has PNP transistors Qu1, Qu2, Qu3 in the upper stage and diodes Du1, Du2, Du3 connected between the emitters and collectors of the transistors Qu1, Qu2, Qu3. And the lower part is composed of NPN transistors Qd1, Qd2, Qd3 and diodes Dd1, Dd2, Dd3 connected between the emitters and collectors of these transistors Qd1, Qd2, Qd3.

上記のような構成の直流ブラシレスモータのインバー
タ回路では、半導体スイッチ群3に直流電源1から直流
電圧が供給されている。そして、半導体スイッチ群3の
上段部及び下段部の各トランジスタQu1,Qu2,Qu3,Qd1,Qd
2,Qd3の作動を制御手段(図示せず)からの駆動信号で
適宜制御することにより、モータ巻線2に所定の巻線電
流を供給し、永久磁石を備えたロータ(図示せず)を回
転させている。
In the inverter circuit of the DC brushless motor configured as described above, the DC voltage is supplied from the DC power supply 1 to the semiconductor switch group 3. Then, the respective transistors Qu1, Qu2, Qu3, Qd1, Qd of the upper and lower stages of the semiconductor switch group 3
By appropriately controlling the operation of 2, Qd3 by a drive signal from a control means (not shown), a predetermined winding current is supplied to the motor winding 2, and a rotor (not shown) provided with a permanent magnet is supplied. It is rotating.

[発明が解決しようとする課題] 上記のような従来の直流ブラシレスモータのインバー
タ回路では、比較的低電圧の直流電源により駆動してい
た。すなわち、従来の直流ブラシレスモータは直流高電
圧を一旦直流低電圧に落し、この比較的低電圧(例え
ば、DC30V程度)の直流電源により駆動していた。そし
て、この電源電圧を変化させることによりモータの速度
制御を行なっていた。
[Problems to be Solved by the Invention] In the inverter circuit of the conventional DC brushless motor as described above, it is driven by a DC power supply of a relatively low voltage. That is, in the conventional DC brushless motor, the DC high voltage is once dropped to the DC low voltage and driven by the DC power supply of this relatively low voltage (for example, about 30V DC). Then, the speed of the motor is controlled by changing the power supply voltage.

しかし、これを商用電源を整流しただけの直流高電圧
電源(DC130V〜300V程度)を用いて行なうと、インバー
タ回路の半導体スイッチ群3が破壊される虞れがあっ
た。すなわち、この場合には、当然、半導体スイッチ群
3の各トランジスタ等に高耐電圧型の素子を使用するも
のの、下段部のトランジスタQd1,Qd2,Qd3の作動による
影響を受けて上段部のトランジスタQu1,Qu2,Qu3が作動
し、上段部のトランジスタQu1,Qu2,Qu3と下段部のトラ
ンジスタQd1,Qd2,Qd3が、所謂、短絡状態となり、上段
部のトランジスタQu1,Qu2,Qu3が破損するからである。
これを、第2図を用いて具体的に説明する。
However, if this is performed using a DC high-voltage power supply (DC 130V to 300V or so) that is a rectified commercial power supply, the semiconductor switch group 3 of the inverter circuit may be destroyed. That is, in this case, naturally, high withstand voltage type elements are used for the respective transistors of the semiconductor switch group 3, but the operation of the transistors Qd1, Qd2, Qd3 in the lower stage portion affects the transistor Qu1 in the upper stage portion. , Qu2, Qu3 are activated, the upper-stage transistors Qu1, Qu2, Qu3 and the lower-stage transistors Qd1, Qd2, Qd3 are in a so-called short-circuit state, and the upper-stage transistors Qu1, Qu2, Qu3 are damaged. .
This will be specifically described with reference to FIG.

例えば、下段部のトランジスタQd1のベースにドライ
バ信号であるオン信号が入力されると、このトランジス
タQd1はコレクタ電位が飽和状態で作動するが、そのと
き、このコレクタ電位の時間に対する変化率(dV/dt)
が大きいと、上段部のトランジスタQu1のエミッタの電
位がベースに対して急激に低下し、この影響を受けて上
段部のトランジスタQu1のエミッタ→ベース→コレクタ
と変位電流(図の矢印)が流れる。この結果、本来、オ
フ状態であるべきにも拘らず、トランジスタQu1が作動
し、上段部及び下段部のトランジスタQu1,Qd1が貫通状
態となり、大電流が流れて破損が起こる。
For example, when an ON signal, which is a driver signal, is input to the base of the transistor Qd1 in the lower part, the transistor Qd1 operates with the collector potential saturated, and at that time, the rate of change of this collector potential with time (dV / dt)
Is large, the potential of the emitter of the upper-stage transistor Qu1 drops sharply with respect to the base, and under this influence, a displacement current (arrow in the figure) flows from the emitter->base-> collector of the upper-stage transistor Qu1. As a result, the transistor Qu1 operates even though it should originally be in the off state, and the transistors Qu1 and Qd1 in the upper stage portion and the lower stage portion enter the through state, causing a large current to flow and damage.

また、これを防止するために、従来よりトランジスタ
Qu1が作動しないように逆バイアスを掛けるインバータ
回路もあった。しかし、この方法によるインバータ回路
では特別な電源を必要とし、回路構成が複雑になり、コ
ストも割高となっていた。
In addition, to prevent this
There was also an inverter circuit that applied a reverse bias so that Qu1 would not operate. However, the inverter circuit according to this method requires a special power source, the circuit configuration is complicated, and the cost is high.

そこで、この発明は簡素な回路構成により、直流高電
圧電源に対しても半導体スイッチ群の各素子が破損しな
い直流ブラシレスモータのインバータ回路の提供を課題
とするものである。
Therefore, an object of the present invention is to provide an inverter circuit for a DC brushless motor, which has a simple circuit configuration and in which each element of the semiconductor switch group is not damaged even with a DC high-voltage power supply.

[課題を解決するための手段] この発明にかかる直流ブラシレスモータのインバータ
回路は、ブラシレスモータの巻線電流を出力する半導体
スイッチ群3の上段部を成す高耐電圧型のPNP形トラン
ジスタQu1,Qu2,Qu3及びダイオードDu1,Du2,Du3と、前記
半導体スイッチ群3の下段部を成す高耐電圧型のNPN形
トランジスタQd1,Qd2,Qd3及びダイオードDd1,Dd2,Dd3
と、コレクタを前記PNP形トランジスタQu1,Qu2,Qu3のベ
ースに接続し、エミッタを電源側に接続したトランジス
タQ4,Q5,Q6と、前記トランジスタQ4,Q5,Q6のベースと前
記PNP形トランジスタQu1,Qu2,Qu3のコレクタの間に挿入
したコンデンサC1,C2,C3と、前記トランジスタQ4,Q5,Q6
のベースと電源との間にカソードを電源正側にして挿入
したダイオードD4,D5,D6とからなる保護回路とを具備す
るものである。
[Means for Solving the Problems] An inverter circuit of a DC brushless motor according to the present invention is a high withstand voltage type PNP transistor Qu1, Qu2 which constitutes an upper stage of a semiconductor switch group 3 which outputs a winding current of a brushless motor. , Qu3 and diodes Du1, Du2, Du3, and high withstand voltage type NPN transistors Qd1, Qd2, Qd3 and diodes Dd1, Dd2, Dd3 which form the lower part of the semiconductor switch group 3.
, The collector is connected to the base of the PNP transistor Qu1, Qu2, Qu3, the emitter is connected to the power supply side transistors Q4, Q5, Q6, and the base of the transistor Q4, Q5, Q6 and the PNP transistor Qu1, Capacitors C1, C2, C3 inserted between the collectors of Qu2, Qu3 and the transistors Q4, Q5, Q6
And a protection circuit including diodes D4, D5, and D6 inserted between the base and the power source with the cathode on the positive side of the power source.

[作用] この発明の直流ブラシレスモータのインバータ回路に
おいては、半導体スイッチ群3の上段部の高耐電圧型の
PNP形トランジスタQu1,Qu2,Qu3のベースとエミッタとの
間にトランジスタQ4,Q5,Q6を挿入し、このトランジスタ
Q4,Q5,Q6のベースと前記上段部のトランジスタQu1,Qu2,
Qu3のコレクタとの間にコンデンサC1,C2,C3を挿入し、
前記トランジスタQ4,Q5,Q6のベースとエミッタとの間に
ダイオードD4,D5,D6を挿入して保護回路を構成している
から、下段部のトランジスタQd1,Qd2,Qd3と上段部のト
ランジスタQu1,Qu2,Qu3が同時に作動するのを防止で
き、上段部及び下段部のトランジスタQu1,Qu2,Qu3,Qd1,
Qd2,Qd3が貫通状態にならず大電流が流れないので、ト
ランジスタQu1,Qu2,Qu3の破損を防止できる。
[Operation] In the inverter circuit of the DC brushless motor of the present invention, the high withstand voltage type of the upper stage portion of the semiconductor switch group 3 is used.
Insert transistors Q4, Q5, Q6 between the base and emitter of PNP type transistors Qu1, Qu2, Qu3.
Base of Q4, Q5, Q6 and the transistors Qu1, Qu2,
Insert capacitors C1, C2, C3 between the collector of Qu3,
Since diodes D4, D5, D6 are inserted between the bases and emitters of the transistors Q4, Q5, Q6 to form a protection circuit, the lower stage transistors Qd1, Qd2, Qd3 and the upper stage transistor Qu1, It is possible to prevent Qu2 and Qu3 from operating at the same time, and the upper and lower transistors Qu1, Qu2, Qu3, Qd1,
Since Qd2 and Qd3 do not pass through and a large current does not flow, damage to the transistors Qu1, Qu2 and Qu3 can be prevented.

[実施例] 第1図はこの発明の一実施例である直流ブラシレスモ
ータのインバータ回路を示す回路図である。図中、1か
ら3は上記従来例を同一または相当する構成部分であ
る。
[Embodiment] FIG. 1 is a circuit diagram showing an inverter circuit of a DC brushless motor according to an embodiment of the present invention. In the figure, 1 to 3 are the same or corresponding constituent parts as in the conventional example.

図において、Q4,Q5,Q6は半導体スイッチ群3の上段部
の高耐電圧型のPNP形トランジスタQu1,Qu2,Qu3のベース
とエミッタとの間に挿入したPNP形のトランジスタ、C1,
C2,C3は前記トランジスタQ4,Q5,Q6のベースと上段部の
トランジスタQu1,Qu2,Qu3のコレクタとの間に挿入した
コンデンサ、D4,D5,D6は前記トランジスタQ4,Q5,Q6のベ
ースとエミッタとの間に挿入したダイオードである。こ
のトランジスタQ4,Q5,Q6及びダイオードD4,D5,D6の具体
的な接続は、トランジスタQ4,Q5,Q6のコレクタを前記PN
P形トランジスタQu1,Qu2,Qu3のベースに接続し、エミッ
タを電源側に接続し、ベースをコンデンサC1,C2,C3とダ
イオードD4,D5,D6との間に接続している。また、ダイオ
ードD4,D5,D6はカソードを電源正側にして接続してい
る。
In the figure, Q4, Q5 and Q6 are PNP type transistors C1, C1 inserted between the base and emitter of the high withstand voltage type PNP type transistors Qu1, Qu2 and Qu3 in the upper part of the semiconductor switch group 3.
C2 and C3 are capacitors inserted between the bases of the transistors Q4, Q5 and Q6 and the collectors of the upper transistors Qu1, Qu2 and Qu3, and D4, D5 and D6 are the bases and emitters of the transistors Q4, Q5 and Q6. It is a diode inserted between and. The concrete connection of the transistors Q4, Q5, Q6 and the diodes D4, D5, D6 is made by connecting the collectors of the transistors Q4, Q5, Q6 to the PN
It is connected to the bases of P-type transistors Qu1, Qu2, Qu3, the emitter is connected to the power supply side, and the base is connected between the capacitors C1, C2, C3 and the diodes D4, D5, D6. Further, the diodes D4, D5, D6 are connected with their cathodes on the positive side of the power supply.

この実施例の直流ブラシレスモータのインバータ回路
は上記のように構成されており、トランジスタQ4,Q5,Q
6、コンデンサC1,C2,C3、及びダイオードD4,D5,D6によ
り保護回路を構成し、この保護回路により上段部のトラ
ンジスタQu1,Qu2,Qu3を保護している。なお、この直流
ブラシレスモータのインバータ回路によりモータを回転
させる基本的な動作自体は、上記従来例と同一なのでこ
こでは説明を省略する。そこで、ここでは、上記保護回
路による特有の動作を中心に述べる。
The inverter circuit of the DC brushless motor of this embodiment is configured as described above, and the transistors Q4, Q5, Q
6, a capacitor C1, C2, C3 and diodes D4, D5, D6 form a protection circuit, and this protection circuit protects the transistors Qu1, Qu2, Qu3 in the upper stage. Since the basic operation of rotating the motor by the inverter circuit of this DC brushless motor is the same as that of the above-mentioned conventional example, its explanation is omitted here. Therefore, here, the specific operation of the protection circuit will be mainly described.

例えば、下段部のトランジスタQd1のベースにドライ
バ信号であるオン信号が入力され、このトランジスタQd
1が作動すると、トランジスタQ4のエミッタ→ベースに
変位電流(図の矢印)が流れる。これにより、コンデン
サC1が充電される。また、このトランジスタQ4が作動す
ると、トランジスタQu1のベースとエミッタ間の電圧は
トランジスタQ4のコレクタ飽和電圧となり、トランジス
タQu1は確実にオフ状態となる。
For example, an ON signal, which is a driver signal, is input to the base of the transistor Qd1 in the lower stage, and this transistor Qd1
When 1 is activated, a displacement current (arrow in the figure) flows from the emitter to the base of transistor Q4. As a result, the capacitor C1 is charged. When the transistor Q4 operates, the voltage between the base and the emitter of the transistor Qu1 becomes the collector saturation voltage of the transistor Q4, and the transistor Qu1 is surely turned off.

したがって、従来のようにトランジスタQd1のコレク
タ電位の時間に対する変化率(dV/dt)によって、上段
部のトランジスタQu1が誤って作動し、上段部及び下段
部のトランジスタQu1,Qd1が貫通状態になることはない
ので、上段部のトランジスタQu1の破損を防止できる。
特に、下段部のトランジスタQd1を、例えば、PWM制御等
により高速でスイッチングをする場合等には、トランジ
スタQd1のコレクタ電位の時間に対する変化率(dV/dt)
も大きいために、上段部のトランジスタQu1を保護する
効果は大きいといえる。
Therefore, as in the past, due to the rate of change (dV / dt) in the collector potential of the transistor Qd1 with time, the upper-stage transistor Qu1 may malfunction and the upper-stage and lower-stage transistors Qu1 and Qd1 may be in the through state. Since it does not exist, damage to the upper transistor Qu1 can be prevented.
In particular, when the lower transistor Qd1 is switched at high speed by PWM control, for example, the rate of change of the collector potential of the transistor Qd1 with respect to time (dV / dt)
Therefore, it can be said that the effect of protecting the upper transistor Qu1 is great.

なお、ダイオードD4はコンデンサC1に充電された電荷
を放電するために挿入したものであり、下段部のトラン
ジスタQd1がオフして、コレクタ電位が上昇するとき
に、コンデンサC1からダイオードD4を通して電流が流れ
る。
The diode D4 is inserted to discharge the electric charge charged in the capacitor C1, and when the transistor Qd1 in the lower stage is turned off and the collector potential rises, a current flows from the capacitor C1 through the diode D4. .

上記のように、この実施例の直流ブラシレスモータの
インバータ回路では、ブラシレスモータの巻線電流を出
力する半導体スイッチ群3の上段部を高耐電圧型のPNP
形の第1のトランジスタQu1,Qu2,Qu3及びダイオードDu
1,Du2,Du3で構成し、下段部を高耐電圧型の第2のNPN形
トランジスタQd1,Qd2,Qd3及びダイオードDd1,Dd2,Dd3で
構成し、そして、コレクタを前記上段部のトランジスタ
Qu1,Qu2,Qu3のベースに接続し、エミッタを電源側に接
続した第3のトランジスタQ4,Q5,Q6と、前記トランジス
タQ4,Q5,Q6のベースと前記上段部のトランジスタQu1,Qu
2,Qu3のコレクタの間に挿入したコンデンサC1,C2,C3
と、前記トランジスタQ4,Q5,Q6のベースと電源との間に
カソードを電源側にして挿入したダイオードD4,D5,D6と
で保護回路を構成している。
As described above, in the inverter circuit of the DC brushless motor of this embodiment, the upper stage portion of the semiconductor switch group 3 that outputs the winding current of the brushless motor is a high withstand voltage type PNP.
Type first transistors Qu1, Qu2, Qu3 and diode Du
1, Du2, Du3, the lower stage is composed of the second high-voltage type NPN type transistors Qd1, Qd2, Qd3 and the diodes Dd1, Dd2, Dd3, and the collector is the upper stage transistor.
Third transistors Q4, Q5, Q6, which are connected to the bases of Qu1, Qu2, Qu3 and whose emitters are connected to the power supply side, and the bases of the transistors Q4, Q5, Q6 and the transistors Qu1, Qu of the upper stage
Capacitors C1, C2, C3 inserted between the collectors of 2, Qu3
And a diode D4, D5, D6 inserted between the bases of the transistors Q4, Q5, Q6 and the power source with the cathode on the power source side to form a protection circuit.

したがって、下段部のトランジスタQd1,Qd2,Qd3と上
段部のトランジスタQu1,Qu2,Qu3が同時に作動するのを
防止でき、上段部及び下段部のトランジスタQu1,Qu2,Qu
3,Qd1,Qd2,Qd3が貫通状態にならず大電流が流れないの
で、トランジスタQu1,Qu2,Qu3の破損を防止できる。こ
のため、この直流ブラシレスモータのインバータ回路に
商用電源を整流しただけの直流高電圧電源(DC130V〜30
0V程度)を直接供給しても、インバータ回路の半導体ス
イッチ群3が破壊されることはなく、安全性及び信頼性
が向上する。
Therefore, it is possible to prevent the transistors Qd1, Qd2, Qd3 in the lower stage and the transistors Qu1, Qu2, Qu3 in the upper stage from operating at the same time, and the transistors Qu1, Qu2, Qu in the upper and lower stages
Since 3, Qd1, Qd2, Qd3 do not pass through and a large current does not flow, damage to the transistors Qu1, Qu2, Qu3 can be prevented. Therefore, the DC high voltage power supply (DC130V ~ 30V
Even if the voltage (about 0 V) is directly supplied, the semiconductor switch group 3 of the inverter circuit is not destroyed and the safety and reliability are improved.

しかも、これをトランジスタQ4,Q5,Q6、コンデンサC
1,C2,C3、及びダイオードD4,D5,D6からなる保護回路を
追加するだけで実現でき、上段部のトランジスタQu1,Qu
2,Qu3に逆バイアスを掛けるインバータ回路のように特
別な電源を必要とせず、回路構成も比較的簡素であり、
製造コストも低減できる。
Besides, this is transistor Q4, Q5, Q6, capacitor C
This can be realized simply by adding a protection circuit consisting of 1, C2, C3 and diodes D4, D5, D6.
It does not require a special power supply like the inverter circuit that applies reverse bias to 2, Qu3, and the circuit configuration is relatively simple,
Manufacturing costs can also be reduced.

ところで、上記実施例では主に半導体スイッチ群3の
上段部のPNP形トランジスタQu1,Qu2,Qu3の保護を目的と
するが、NPN形トランジスタの保護にも応用は可能であ
る。しかしながら、通常、高耐電圧型のトランジスタは
PNP形トランジスタのほうがNPN形トランジスタよりも許
容容量が小さいため、この実施例のように構成した方
が、より効果的である。
By the way, in the above-mentioned embodiment, the main purpose is to protect the PNP transistors Qu1, Qu2, Qu3 in the upper part of the semiconductor switch group 3, but the present invention can also be applied to the protection of NPN transistors. However, high withstand voltage transistors are usually
Since the PNP-type transistor has a smaller allowable capacity than the NPN-type transistor, the configuration of this embodiment is more effective.

[発明の効果] 以上説明したとおり、この発明の直流ブラシレスモー
タのインバータ回路は、ブラシレスモータの巻線電流を
出力する半導体スイッチ群の上段部を成す高耐電圧型の
PNP形の第1のトランジスタと、下段部を成す高耐電圧
型のNPN形の第2のトランジスタとが同時に作動する保
護回路によって、下段部のトランジスタと上段部のトラ
ンジスタが同時に作動するのを防止でき、上段部及び下
段部のトランジスタが貫通状態にならない。したがっ
て、大電流が流れずトランジスタの破損を防止できるか
ら、このインバータ回路に直流高電圧を直接供給して
も、半導体スイッチ群が破壊されないので、安全性及び
信頼性が高く、しかも、これを特別な電源を必要とせ
ず、回路構成も比較的簡素で実現できるので、製造コス
トも安価である。
[Effects of the Invention] As described above, the inverter circuit of the DC brushless motor of the present invention is of a high withstand voltage type that constitutes the upper stage of the semiconductor switch group that outputs the winding current of the brushless motor.
A protection circuit in which the PNP type first transistor and the high withstand voltage type NPN type second transistor forming the lower stage operate simultaneously prevents the lower stage transistor and the upper stage transistor from operating at the same time. Therefore, the transistors in the upper part and the lower part are not in the through state. Therefore, since a large current does not flow and damage to the transistor can be prevented, even if a high DC voltage is directly supplied to this inverter circuit, the semiconductor switch group is not destroyed, so it is highly safe and reliable. Since no power supply is required and the circuit configuration can be realized with a relatively simple structure, the manufacturing cost is low.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例である直流ブラシレスモー
タのインバータ回路を示す回路図、第2図は従来の直流
ブラシレスモータのインバータ回路を示す回路図であ
る。 図において、 1……直流電源、2……モータ巻線、3……半導体スイ
ッチ群、Qu1,Qu2,Qu3……トランジスタ、Du1,Du2,Du3…
…ダイオード、Qd1,Qd2,Qd3……トランジスタ、Dd1,Dd
2,Dd3……ダイオード、Q4,Q5,Q6……トランジスタ、D4,
D5,D6……ダイオード、C1,C2,C3……コンデンサ である。 なお、図中、同一符号及び同一記号は同一または相当部
分を示すものである。
FIG. 1 is a circuit diagram showing an inverter circuit of a DC brushless motor according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing an inverter circuit of a conventional DC brushless motor. In the figure, 1 ... DC power supply, 2 ... Motor winding, 3 ... Semiconductor switch group, Qu1, Qu2, Qu3 ... Transistor, Du1, Du2, Du3 ...
… Diodes, Qd1, Qd2, Qd3 …… Transistors, Dd1, Dd
2, Dd3 …… Diode, Q4, Q5, Q6 …… Transistor, D4,
D5, D6 ... Diodes, C1, C2, C3 ... Capacitors. In the drawings, the same reference numerals and symbols indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】ブラシレスモータの巻線電流を出力する半
導体スイッチ群の上段部を成す高耐電圧型のPNP形の第
1のトランジスタ及びダイオードと、 前記半導体スイッチ群の下段部を成す高耐電圧型のNPN
形の第2のトランジスタ及びダイオードと、 コレクタを前記上段部のPNP形の第1のトランジスタの
ベースに接続し、エミッタを電源側に接続した第3のト
ランジスタと、前記第3のトランジスタのベースと前記
上段部のPNP形トランジスタのコレクタの間に挿入した
コンデンサと、前記第3のトランジスタのベースと電源
との間にカソードを電源正側にして挿入したダイオード
とからなる保護回路と を具備することを特徴とする直流ブラシレスモータのイ
ンバータ回路。
1. A high-withstand-voltage PNP-type first transistor and diode that form an upper stage of a semiconductor switch group that outputs a winding current of a brushless motor, and a high withstand voltage that forms a lower stage of the semiconductor switch group. Mold NPN
Second transistor and diode, a collector connected to the base of the upper PNP first transistor, and an emitter connected to the power supply side, and a third transistor base. A protection circuit including a capacitor inserted between the collectors of the upper PNP transistors and a diode inserted between the base of the third transistor and the power supply with the cathode on the positive side of the power supply; Inverter circuit of DC brushless motor characterized by.
JP1245497A 1989-09-21 1989-09-21 DC brushless motor inverter circuit Expired - Lifetime JPH0834697B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1245497A JPH0834697B2 (en) 1989-09-21 1989-09-21 DC brushless motor inverter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1245497A JPH0834697B2 (en) 1989-09-21 1989-09-21 DC brushless motor inverter circuit

Publications (2)

Publication Number Publication Date
JPH03112369A JPH03112369A (en) 1991-05-13
JPH0834697B2 true JPH0834697B2 (en) 1996-03-29

Family

ID=17134549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1245497A Expired - Lifetime JPH0834697B2 (en) 1989-09-21 1989-09-21 DC brushless motor inverter circuit

Country Status (1)

Country Link
JP (1) JPH0834697B2 (en)

Also Published As

Publication number Publication date
JPH03112369A (en) 1991-05-13

Similar Documents

Publication Publication Date Title
JP2812528B2 (en) Inverter circuit
US4535275A (en) Brushless D-C motor system with improved commutation circuit
US6903526B2 (en) Electronically commutated DC motor comprising a bridge circuit
JPH02266712A (en) Semiconductor device
US6307338B1 (en) Electronically commutated motor
JPH06104000B2 (en) Brushless motor drive circuit for rechargeable tools
US4473782A (en) Drive circuit for brushless direct-current motors
EP0389452B1 (en) Bridge circuit having polarity inversion protection means entailing a reduced voltage drop
CA1276993C (en) Transistor fault tolerance method and apparatus
JPH0834697B2 (en) DC brushless motor inverter circuit
US6008602A (en) Arrangement with an electronically commutated motor
JP2621682B2 (en) DC brushless motor inverter circuit
JP3367839B2 (en) Semiconductor device
JPH0473327B2 (en)
JP3406682B2 (en) Protection circuit
JP4475552B2 (en) DC fan drive circuit
JP2557130Y2 (en) Base wiring structure
JPH03106217A (en) Driving circuit for isolate gate transistor, overcurrent detection circuit and semiconductor
US12191790B2 (en) Power module with protection circuit
JP3246354B2 (en) Motor drive
JP3706440B2 (en) Motor drive circuit
JPH10262389A (en) Drive device for brushless motor
JP3638380B2 (en) Inverter protection circuit
JPS6359789A (en) Stepping motor drive circuit
JP3404240B2 (en) Drive circuit for inductive load

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080329

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090329

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100329

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100329

Year of fee payment: 14