JPH0834697B2 - 直流ブラシレスモータのインバータ回路 - Google Patents
直流ブラシレスモータのインバータ回路Info
- Publication number
- JPH0834697B2 JPH0834697B2 JP1245497A JP24549789A JPH0834697B2 JP H0834697 B2 JPH0834697 B2 JP H0834697B2 JP 1245497 A JP1245497 A JP 1245497A JP 24549789 A JP24549789 A JP 24549789A JP H0834697 B2 JPH0834697 B2 JP H0834697B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- brushless motor
- inverter circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は直流ブラシレスモータのインバータ回路に
関するものであり、特に、高電圧の直流電源によりモー
タを直接駆動する直流ブラシレスモータのインバータ回
路に関するものである。
関するものであり、特に、高電圧の直流電源によりモー
タを直接駆動する直流ブラシレスモータのインバータ回
路に関するものである。
[従来の技術] 従来より直流ブラシレスモータを駆動するためにイン
バータ回路を使用している。第2図は従来の直流ブラシ
レスモータのインバータ回路を示す回路図である。この
インバータ回路は周知の回路構成であり、例えば、特開
昭63−206187号公報にも示されている。
バータ回路を使用している。第2図は従来の直流ブラシ
レスモータのインバータ回路を示す回路図である。この
インバータ回路は周知の回路構成であり、例えば、特開
昭63−206187号公報にも示されている。
図において、1は直流電源、2はモータ巻線であり、
3はこのモータ巻線2の巻線電流を出力する半導体スイ
ッチ群である。この半導体スイッチ群3は、具体的に
は、上段部をPNP形トランジスタQu1,Qu2,Qu3と、この各
トランジスタQu1,Qu2,Qu3のエミッタとコレクタとの間
に接続したダイオードDu1,Du2,Du3とで構成し、下段部
をNPN形トランジスタQd1,Qd2,Qd3と、この各トランジス
タQd1,Qd2,Qd3のエミッタとコレクタとの間に接続した
ダイオードDd1,Dd2,Dd3とで構成されている。
3はこのモータ巻線2の巻線電流を出力する半導体スイ
ッチ群である。この半導体スイッチ群3は、具体的に
は、上段部をPNP形トランジスタQu1,Qu2,Qu3と、この各
トランジスタQu1,Qu2,Qu3のエミッタとコレクタとの間
に接続したダイオードDu1,Du2,Du3とで構成し、下段部
をNPN形トランジスタQd1,Qd2,Qd3と、この各トランジス
タQd1,Qd2,Qd3のエミッタとコレクタとの間に接続した
ダイオードDd1,Dd2,Dd3とで構成されている。
上記のような構成の直流ブラシレスモータのインバー
タ回路では、半導体スイッチ群3に直流電源1から直流
電圧が供給されている。そして、半導体スイッチ群3の
上段部及び下段部の各トランジスタQu1,Qu2,Qu3,Qd1,Qd
2,Qd3の作動を制御手段(図示せず)からの駆動信号で
適宜制御することにより、モータ巻線2に所定の巻線電
流を供給し、永久磁石を備えたロータ(図示せず)を回
転させている。
タ回路では、半導体スイッチ群3に直流電源1から直流
電圧が供給されている。そして、半導体スイッチ群3の
上段部及び下段部の各トランジスタQu1,Qu2,Qu3,Qd1,Qd
2,Qd3の作動を制御手段(図示せず)からの駆動信号で
適宜制御することにより、モータ巻線2に所定の巻線電
流を供給し、永久磁石を備えたロータ(図示せず)を回
転させている。
[発明が解決しようとする課題] 上記のような従来の直流ブラシレスモータのインバー
タ回路では、比較的低電圧の直流電源により駆動してい
た。すなわち、従来の直流ブラシレスモータは直流高電
圧を一旦直流低電圧に落し、この比較的低電圧(例え
ば、DC30V程度)の直流電源により駆動していた。そし
て、この電源電圧を変化させることによりモータの速度
制御を行なっていた。
タ回路では、比較的低電圧の直流電源により駆動してい
た。すなわち、従来の直流ブラシレスモータは直流高電
圧を一旦直流低電圧に落し、この比較的低電圧(例え
ば、DC30V程度)の直流電源により駆動していた。そし
て、この電源電圧を変化させることによりモータの速度
制御を行なっていた。
しかし、これを商用電源を整流しただけの直流高電圧
電源(DC130V〜300V程度)を用いて行なうと、インバー
タ回路の半導体スイッチ群3が破壊される虞れがあっ
た。すなわち、この場合には、当然、半導体スイッチ群
3の各トランジスタ等に高耐電圧型の素子を使用するも
のの、下段部のトランジスタQd1,Qd2,Qd3の作動による
影響を受けて上段部のトランジスタQu1,Qu2,Qu3が作動
し、上段部のトランジスタQu1,Qu2,Qu3と下段部のトラ
ンジスタQd1,Qd2,Qd3が、所謂、短絡状態となり、上段
部のトランジスタQu1,Qu2,Qu3が破損するからである。
これを、第2図を用いて具体的に説明する。
電源(DC130V〜300V程度)を用いて行なうと、インバー
タ回路の半導体スイッチ群3が破壊される虞れがあっ
た。すなわち、この場合には、当然、半導体スイッチ群
3の各トランジスタ等に高耐電圧型の素子を使用するも
のの、下段部のトランジスタQd1,Qd2,Qd3の作動による
影響を受けて上段部のトランジスタQu1,Qu2,Qu3が作動
し、上段部のトランジスタQu1,Qu2,Qu3と下段部のトラ
ンジスタQd1,Qd2,Qd3が、所謂、短絡状態となり、上段
部のトランジスタQu1,Qu2,Qu3が破損するからである。
これを、第2図を用いて具体的に説明する。
例えば、下段部のトランジスタQd1のベースにドライ
バ信号であるオン信号が入力されると、このトランジス
タQd1はコレクタ電位が飽和状態で作動するが、そのと
き、このコレクタ電位の時間に対する変化率(dV/dt)
が大きいと、上段部のトランジスタQu1のエミッタの電
位がベースに対して急激に低下し、この影響を受けて上
段部のトランジスタQu1のエミッタ→ベース→コレクタ
と変位電流(図の矢印)が流れる。この結果、本来、オ
フ状態であるべきにも拘らず、トランジスタQu1が作動
し、上段部及び下段部のトランジスタQu1,Qd1が貫通状
態となり、大電流が流れて破損が起こる。
バ信号であるオン信号が入力されると、このトランジス
タQd1はコレクタ電位が飽和状態で作動するが、そのと
き、このコレクタ電位の時間に対する変化率(dV/dt)
が大きいと、上段部のトランジスタQu1のエミッタの電
位がベースに対して急激に低下し、この影響を受けて上
段部のトランジスタQu1のエミッタ→ベース→コレクタ
と変位電流(図の矢印)が流れる。この結果、本来、オ
フ状態であるべきにも拘らず、トランジスタQu1が作動
し、上段部及び下段部のトランジスタQu1,Qd1が貫通状
態となり、大電流が流れて破損が起こる。
また、これを防止するために、従来よりトランジスタ
Qu1が作動しないように逆バイアスを掛けるインバータ
回路もあった。しかし、この方法によるインバータ回路
では特別な電源を必要とし、回路構成が複雑になり、コ
ストも割高となっていた。
Qu1が作動しないように逆バイアスを掛けるインバータ
回路もあった。しかし、この方法によるインバータ回路
では特別な電源を必要とし、回路構成が複雑になり、コ
ストも割高となっていた。
そこで、この発明は簡素な回路構成により、直流高電
圧電源に対しても半導体スイッチ群の各素子が破損しな
い直流ブラシレスモータのインバータ回路の提供を課題
とするものである。
圧電源に対しても半導体スイッチ群の各素子が破損しな
い直流ブラシレスモータのインバータ回路の提供を課題
とするものである。
[課題を解決するための手段] この発明にかかる直流ブラシレスモータのインバータ
回路は、ブラシレスモータの巻線電流を出力する半導体
スイッチ群3の上段部を成す高耐電圧型のPNP形トラン
ジスタQu1,Qu2,Qu3及びダイオードDu1,Du2,Du3と、前記
半導体スイッチ群3の下段部を成す高耐電圧型のNPN形
トランジスタQd1,Qd2,Qd3及びダイオードDd1,Dd2,Dd3
と、コレクタを前記PNP形トランジスタQu1,Qu2,Qu3のベ
ースに接続し、エミッタを電源側に接続したトランジス
タQ4,Q5,Q6と、前記トランジスタQ4,Q5,Q6のベースと前
記PNP形トランジスタQu1,Qu2,Qu3のコレクタの間に挿入
したコンデンサC1,C2,C3と、前記トランジスタQ4,Q5,Q6
のベースと電源との間にカソードを電源正側にして挿入
したダイオードD4,D5,D6とからなる保護回路とを具備す
るものである。
回路は、ブラシレスモータの巻線電流を出力する半導体
スイッチ群3の上段部を成す高耐電圧型のPNP形トラン
ジスタQu1,Qu2,Qu3及びダイオードDu1,Du2,Du3と、前記
半導体スイッチ群3の下段部を成す高耐電圧型のNPN形
トランジスタQd1,Qd2,Qd3及びダイオードDd1,Dd2,Dd3
と、コレクタを前記PNP形トランジスタQu1,Qu2,Qu3のベ
ースに接続し、エミッタを電源側に接続したトランジス
タQ4,Q5,Q6と、前記トランジスタQ4,Q5,Q6のベースと前
記PNP形トランジスタQu1,Qu2,Qu3のコレクタの間に挿入
したコンデンサC1,C2,C3と、前記トランジスタQ4,Q5,Q6
のベースと電源との間にカソードを電源正側にして挿入
したダイオードD4,D5,D6とからなる保護回路とを具備す
るものである。
[作用] この発明の直流ブラシレスモータのインバータ回路に
おいては、半導体スイッチ群3の上段部の高耐電圧型の
PNP形トランジスタQu1,Qu2,Qu3のベースとエミッタとの
間にトランジスタQ4,Q5,Q6を挿入し、このトランジスタ
Q4,Q5,Q6のベースと前記上段部のトランジスタQu1,Qu2,
Qu3のコレクタとの間にコンデンサC1,C2,C3を挿入し、
前記トランジスタQ4,Q5,Q6のベースとエミッタとの間に
ダイオードD4,D5,D6を挿入して保護回路を構成している
から、下段部のトランジスタQd1,Qd2,Qd3と上段部のト
ランジスタQu1,Qu2,Qu3が同時に作動するのを防止で
き、上段部及び下段部のトランジスタQu1,Qu2,Qu3,Qd1,
Qd2,Qd3が貫通状態にならず大電流が流れないので、ト
ランジスタQu1,Qu2,Qu3の破損を防止できる。
おいては、半導体スイッチ群3の上段部の高耐電圧型の
PNP形トランジスタQu1,Qu2,Qu3のベースとエミッタとの
間にトランジスタQ4,Q5,Q6を挿入し、このトランジスタ
Q4,Q5,Q6のベースと前記上段部のトランジスタQu1,Qu2,
Qu3のコレクタとの間にコンデンサC1,C2,C3を挿入し、
前記トランジスタQ4,Q5,Q6のベースとエミッタとの間に
ダイオードD4,D5,D6を挿入して保護回路を構成している
から、下段部のトランジスタQd1,Qd2,Qd3と上段部のト
ランジスタQu1,Qu2,Qu3が同時に作動するのを防止で
き、上段部及び下段部のトランジスタQu1,Qu2,Qu3,Qd1,
Qd2,Qd3が貫通状態にならず大電流が流れないので、ト
ランジスタQu1,Qu2,Qu3の破損を防止できる。
[実施例] 第1図はこの発明の一実施例である直流ブラシレスモ
ータのインバータ回路を示す回路図である。図中、1か
ら3は上記従来例を同一または相当する構成部分であ
る。
ータのインバータ回路を示す回路図である。図中、1か
ら3は上記従来例を同一または相当する構成部分であ
る。
図において、Q4,Q5,Q6は半導体スイッチ群3の上段部
の高耐電圧型のPNP形トランジスタQu1,Qu2,Qu3のベース
とエミッタとの間に挿入したPNP形のトランジスタ、C1,
C2,C3は前記トランジスタQ4,Q5,Q6のベースと上段部の
トランジスタQu1,Qu2,Qu3のコレクタとの間に挿入した
コンデンサ、D4,D5,D6は前記トランジスタQ4,Q5,Q6のベ
ースとエミッタとの間に挿入したダイオードである。こ
のトランジスタQ4,Q5,Q6及びダイオードD4,D5,D6の具体
的な接続は、トランジスタQ4,Q5,Q6のコレクタを前記PN
P形トランジスタQu1,Qu2,Qu3のベースに接続し、エミッ
タを電源側に接続し、ベースをコンデンサC1,C2,C3とダ
イオードD4,D5,D6との間に接続している。また、ダイオ
ードD4,D5,D6はカソードを電源正側にして接続してい
る。
の高耐電圧型のPNP形トランジスタQu1,Qu2,Qu3のベース
とエミッタとの間に挿入したPNP形のトランジスタ、C1,
C2,C3は前記トランジスタQ4,Q5,Q6のベースと上段部の
トランジスタQu1,Qu2,Qu3のコレクタとの間に挿入した
コンデンサ、D4,D5,D6は前記トランジスタQ4,Q5,Q6のベ
ースとエミッタとの間に挿入したダイオードである。こ
のトランジスタQ4,Q5,Q6及びダイオードD4,D5,D6の具体
的な接続は、トランジスタQ4,Q5,Q6のコレクタを前記PN
P形トランジスタQu1,Qu2,Qu3のベースに接続し、エミッ
タを電源側に接続し、ベースをコンデンサC1,C2,C3とダ
イオードD4,D5,D6との間に接続している。また、ダイオ
ードD4,D5,D6はカソードを電源正側にして接続してい
る。
この実施例の直流ブラシレスモータのインバータ回路
は上記のように構成されており、トランジスタQ4,Q5,Q
6、コンデンサC1,C2,C3、及びダイオードD4,D5,D6によ
り保護回路を構成し、この保護回路により上段部のトラ
ンジスタQu1,Qu2,Qu3を保護している。なお、この直流
ブラシレスモータのインバータ回路によりモータを回転
させる基本的な動作自体は、上記従来例と同一なのでこ
こでは説明を省略する。そこで、ここでは、上記保護回
路による特有の動作を中心に述べる。
は上記のように構成されており、トランジスタQ4,Q5,Q
6、コンデンサC1,C2,C3、及びダイオードD4,D5,D6によ
り保護回路を構成し、この保護回路により上段部のトラ
ンジスタQu1,Qu2,Qu3を保護している。なお、この直流
ブラシレスモータのインバータ回路によりモータを回転
させる基本的な動作自体は、上記従来例と同一なのでこ
こでは説明を省略する。そこで、ここでは、上記保護回
路による特有の動作を中心に述べる。
例えば、下段部のトランジスタQd1のベースにドライ
バ信号であるオン信号が入力され、このトランジスタQd
1が作動すると、トランジスタQ4のエミッタ→ベースに
変位電流(図の矢印)が流れる。これにより、コンデン
サC1が充電される。また、このトランジスタQ4が作動す
ると、トランジスタQu1のベースとエミッタ間の電圧は
トランジスタQ4のコレクタ飽和電圧となり、トランジス
タQu1は確実にオフ状態となる。
バ信号であるオン信号が入力され、このトランジスタQd
1が作動すると、トランジスタQ4のエミッタ→ベースに
変位電流(図の矢印)が流れる。これにより、コンデン
サC1が充電される。また、このトランジスタQ4が作動す
ると、トランジスタQu1のベースとエミッタ間の電圧は
トランジスタQ4のコレクタ飽和電圧となり、トランジス
タQu1は確実にオフ状態となる。
したがって、従来のようにトランジスタQd1のコレク
タ電位の時間に対する変化率(dV/dt)によって、上段
部のトランジスタQu1が誤って作動し、上段部及び下段
部のトランジスタQu1,Qd1が貫通状態になることはない
ので、上段部のトランジスタQu1の破損を防止できる。
特に、下段部のトランジスタQd1を、例えば、PWM制御等
により高速でスイッチングをする場合等には、トランジ
スタQd1のコレクタ電位の時間に対する変化率(dV/dt)
も大きいために、上段部のトランジスタQu1を保護する
効果は大きいといえる。
タ電位の時間に対する変化率(dV/dt)によって、上段
部のトランジスタQu1が誤って作動し、上段部及び下段
部のトランジスタQu1,Qd1が貫通状態になることはない
ので、上段部のトランジスタQu1の破損を防止できる。
特に、下段部のトランジスタQd1を、例えば、PWM制御等
により高速でスイッチングをする場合等には、トランジ
スタQd1のコレクタ電位の時間に対する変化率(dV/dt)
も大きいために、上段部のトランジスタQu1を保護する
効果は大きいといえる。
なお、ダイオードD4はコンデンサC1に充電された電荷
を放電するために挿入したものであり、下段部のトラン
ジスタQd1がオフして、コレクタ電位が上昇するとき
に、コンデンサC1からダイオードD4を通して電流が流れ
る。
を放電するために挿入したものであり、下段部のトラン
ジスタQd1がオフして、コレクタ電位が上昇するとき
に、コンデンサC1からダイオードD4を通して電流が流れ
る。
上記のように、この実施例の直流ブラシレスモータの
インバータ回路では、ブラシレスモータの巻線電流を出
力する半導体スイッチ群3の上段部を高耐電圧型のPNP
形の第1のトランジスタQu1,Qu2,Qu3及びダイオードDu
1,Du2,Du3で構成し、下段部を高耐電圧型の第2のNPN形
トランジスタQd1,Qd2,Qd3及びダイオードDd1,Dd2,Dd3で
構成し、そして、コレクタを前記上段部のトランジスタ
Qu1,Qu2,Qu3のベースに接続し、エミッタを電源側に接
続した第3のトランジスタQ4,Q5,Q6と、前記トランジス
タQ4,Q5,Q6のベースと前記上段部のトランジスタQu1,Qu
2,Qu3のコレクタの間に挿入したコンデンサC1,C2,C3
と、前記トランジスタQ4,Q5,Q6のベースと電源との間に
カソードを電源側にして挿入したダイオードD4,D5,D6と
で保護回路を構成している。
インバータ回路では、ブラシレスモータの巻線電流を出
力する半導体スイッチ群3の上段部を高耐電圧型のPNP
形の第1のトランジスタQu1,Qu2,Qu3及びダイオードDu
1,Du2,Du3で構成し、下段部を高耐電圧型の第2のNPN形
トランジスタQd1,Qd2,Qd3及びダイオードDd1,Dd2,Dd3で
構成し、そして、コレクタを前記上段部のトランジスタ
Qu1,Qu2,Qu3のベースに接続し、エミッタを電源側に接
続した第3のトランジスタQ4,Q5,Q6と、前記トランジス
タQ4,Q5,Q6のベースと前記上段部のトランジスタQu1,Qu
2,Qu3のコレクタの間に挿入したコンデンサC1,C2,C3
と、前記トランジスタQ4,Q5,Q6のベースと電源との間に
カソードを電源側にして挿入したダイオードD4,D5,D6と
で保護回路を構成している。
したがって、下段部のトランジスタQd1,Qd2,Qd3と上
段部のトランジスタQu1,Qu2,Qu3が同時に作動するのを
防止でき、上段部及び下段部のトランジスタQu1,Qu2,Qu
3,Qd1,Qd2,Qd3が貫通状態にならず大電流が流れないの
で、トランジスタQu1,Qu2,Qu3の破損を防止できる。こ
のため、この直流ブラシレスモータのインバータ回路に
商用電源を整流しただけの直流高電圧電源(DC130V〜30
0V程度)を直接供給しても、インバータ回路の半導体ス
イッチ群3が破壊されることはなく、安全性及び信頼性
が向上する。
段部のトランジスタQu1,Qu2,Qu3が同時に作動するのを
防止でき、上段部及び下段部のトランジスタQu1,Qu2,Qu
3,Qd1,Qd2,Qd3が貫通状態にならず大電流が流れないの
で、トランジスタQu1,Qu2,Qu3の破損を防止できる。こ
のため、この直流ブラシレスモータのインバータ回路に
商用電源を整流しただけの直流高電圧電源(DC130V〜30
0V程度)を直接供給しても、インバータ回路の半導体ス
イッチ群3が破壊されることはなく、安全性及び信頼性
が向上する。
しかも、これをトランジスタQ4,Q5,Q6、コンデンサC
1,C2,C3、及びダイオードD4,D5,D6からなる保護回路を
追加するだけで実現でき、上段部のトランジスタQu1,Qu
2,Qu3に逆バイアスを掛けるインバータ回路のように特
別な電源を必要とせず、回路構成も比較的簡素であり、
製造コストも低減できる。
1,C2,C3、及びダイオードD4,D5,D6からなる保護回路を
追加するだけで実現でき、上段部のトランジスタQu1,Qu
2,Qu3に逆バイアスを掛けるインバータ回路のように特
別な電源を必要とせず、回路構成も比較的簡素であり、
製造コストも低減できる。
ところで、上記実施例では主に半導体スイッチ群3の
上段部のPNP形トランジスタQu1,Qu2,Qu3の保護を目的と
するが、NPN形トランジスタの保護にも応用は可能であ
る。しかしながら、通常、高耐電圧型のトランジスタは
PNP形トランジスタのほうがNPN形トランジスタよりも許
容容量が小さいため、この実施例のように構成した方
が、より効果的である。
上段部のPNP形トランジスタQu1,Qu2,Qu3の保護を目的と
するが、NPN形トランジスタの保護にも応用は可能であ
る。しかしながら、通常、高耐電圧型のトランジスタは
PNP形トランジスタのほうがNPN形トランジスタよりも許
容容量が小さいため、この実施例のように構成した方
が、より効果的である。
[発明の効果] 以上説明したとおり、この発明の直流ブラシレスモー
タのインバータ回路は、ブラシレスモータの巻線電流を
出力する半導体スイッチ群の上段部を成す高耐電圧型の
PNP形の第1のトランジスタと、下段部を成す高耐電圧
型のNPN形の第2のトランジスタとが同時に作動する保
護回路によって、下段部のトランジスタと上段部のトラ
ンジスタが同時に作動するのを防止でき、上段部及び下
段部のトランジスタが貫通状態にならない。したがっ
て、大電流が流れずトランジスタの破損を防止できるか
ら、このインバータ回路に直流高電圧を直接供給して
も、半導体スイッチ群が破壊されないので、安全性及び
信頼性が高く、しかも、これを特別な電源を必要とせ
ず、回路構成も比較的簡素で実現できるので、製造コス
トも安価である。
タのインバータ回路は、ブラシレスモータの巻線電流を
出力する半導体スイッチ群の上段部を成す高耐電圧型の
PNP形の第1のトランジスタと、下段部を成す高耐電圧
型のNPN形の第2のトランジスタとが同時に作動する保
護回路によって、下段部のトランジスタと上段部のトラ
ンジスタが同時に作動するのを防止でき、上段部及び下
段部のトランジスタが貫通状態にならない。したがっ
て、大電流が流れずトランジスタの破損を防止できるか
ら、このインバータ回路に直流高電圧を直接供給して
も、半導体スイッチ群が破壊されないので、安全性及び
信頼性が高く、しかも、これを特別な電源を必要とせ
ず、回路構成も比較的簡素で実現できるので、製造コス
トも安価である。
第1図はこの発明の一実施例である直流ブラシレスモー
タのインバータ回路を示す回路図、第2図は従来の直流
ブラシレスモータのインバータ回路を示す回路図であ
る。 図において、 1……直流電源、2……モータ巻線、3……半導体スイ
ッチ群、Qu1,Qu2,Qu3……トランジスタ、Du1,Du2,Du3…
…ダイオード、Qd1,Qd2,Qd3……トランジスタ、Dd1,Dd
2,Dd3……ダイオード、Q4,Q5,Q6……トランジスタ、D4,
D5,D6……ダイオード、C1,C2,C3……コンデンサ である。 なお、図中、同一符号及び同一記号は同一または相当部
分を示すものである。
タのインバータ回路を示す回路図、第2図は従来の直流
ブラシレスモータのインバータ回路を示す回路図であ
る。 図において、 1……直流電源、2……モータ巻線、3……半導体スイ
ッチ群、Qu1,Qu2,Qu3……トランジスタ、Du1,Du2,Du3…
…ダイオード、Qd1,Qd2,Qd3……トランジスタ、Dd1,Dd
2,Dd3……ダイオード、Q4,Q5,Q6……トランジスタ、D4,
D5,D6……ダイオード、C1,C2,C3……コンデンサ である。 なお、図中、同一符号及び同一記号は同一または相当部
分を示すものである。
Claims (1)
- 【請求項1】ブラシレスモータの巻線電流を出力する半
導体スイッチ群の上段部を成す高耐電圧型のPNP形の第
1のトランジスタ及びダイオードと、 前記半導体スイッチ群の下段部を成す高耐電圧型のNPN
形の第2のトランジスタ及びダイオードと、 コレクタを前記上段部のPNP形の第1のトランジスタの
ベースに接続し、エミッタを電源側に接続した第3のト
ランジスタと、前記第3のトランジスタのベースと前記
上段部のPNP形トランジスタのコレクタの間に挿入した
コンデンサと、前記第3のトランジスタのベースと電源
との間にカソードを電源正側にして挿入したダイオード
とからなる保護回路と を具備することを特徴とする直流ブラシレスモータのイ
ンバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1245497A JPH0834697B2 (ja) | 1989-09-21 | 1989-09-21 | 直流ブラシレスモータのインバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1245497A JPH0834697B2 (ja) | 1989-09-21 | 1989-09-21 | 直流ブラシレスモータのインバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03112369A JPH03112369A (ja) | 1991-05-13 |
| JPH0834697B2 true JPH0834697B2 (ja) | 1996-03-29 |
Family
ID=17134549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1245497A Expired - Lifetime JPH0834697B2 (ja) | 1989-09-21 | 1989-09-21 | 直流ブラシレスモータのインバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834697B2 (ja) |
-
1989
- 1989-09-21 JP JP1245497A patent/JPH0834697B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03112369A (ja) | 1991-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2812528B2 (ja) | インバータ回路 | |
| US4535275A (en) | Brushless D-C motor system with improved commutation circuit | |
| US6903526B2 (en) | Electronically commutated DC motor comprising a bridge circuit | |
| JPH02266712A (ja) | 半導体装置 | |
| US6307338B1 (en) | Electronically commutated motor | |
| JPH06104000B2 (ja) | 充電式工具用ブラシレスモータ駆動回路 | |
| US4473782A (en) | Drive circuit for brushless direct-current motors | |
| EP0389452B1 (en) | Bridge circuit having polarity inversion protection means entailing a reduced voltage drop | |
| CA1276993C (en) | Transistor fault tolerance method and apparatus | |
| JPH0834697B2 (ja) | 直流ブラシレスモータのインバータ回路 | |
| US6008602A (en) | Arrangement with an electronically commutated motor | |
| JP2621682B2 (ja) | 直流ブラシレスモータのインバータ回路 | |
| JP3367839B2 (ja) | 半導体装置 | |
| JPH0473327B2 (ja) | ||
| JP3406682B2 (ja) | 保護回路 | |
| JP4475552B2 (ja) | Dcファン駆動回路 | |
| JP2557130Y2 (ja) | ベース配線構造 | |
| JPH03106217A (ja) | 絶縁ゲートトランジスタの駆動回路,過電流検出回路及び半導体装置 | |
| US12191790B2 (en) | Power module with protection circuit | |
| JP3246354B2 (ja) | 電動機駆動装置 | |
| JP3706440B2 (ja) | モータ駆動回路 | |
| JPH10262389A (ja) | ブラシレスモータの駆動装置 | |
| JP3638380B2 (ja) | インバータの保護回路 | |
| JPS6359789A (ja) | ステツピングモ−タの駆動回路 | |
| JP3404240B2 (ja) | 誘導性負荷の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 14 |