JPH083763B2 - Ripple filter - Google Patents
Ripple filterInfo
- Publication number
- JPH083763B2 JPH083763B2 JP61220003A JP22000386A JPH083763B2 JP H083763 B2 JPH083763 B2 JP H083763B2 JP 61220003 A JP61220003 A JP 61220003A JP 22000386 A JP22000386 A JP 22000386A JP H083763 B2 JPH083763 B2 JP H083763B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- transistor
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 description 14
- 239000007924 injection Substances 0.000 description 14
- 238000001514 detection method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 229920006395 saturated elastomer Polymers 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Conversion In General (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、電源に含まれるリップルを除去する為のリ
ップルフィルタに関するもので、特にIC(集積回路)化
に適し、低電源電圧で動作させることの出来るリップル
フィルタに関する。TECHNICAL FIELD The present invention relates to a ripple filter for removing a ripple included in a power supply, and is particularly suitable for an IC (integrated circuit) and operates at a low power supply voltage. Ripple filter that can be made.
(ロ)従来の技術 電源ラインに重畳される電源リップルやモータの回転
に起因する電源ノイズを除去する為に、通常の音響機器
においてはリップルフィルタが用いられている。リップ
ルフィルタとしては、コンデンサと抵抗とから成るもの
が多用されているが、例えば1.5Vや3Vの電池で動作する
小型ポータブル機器においては大きな値のコンデンサと
抵抗を用いることができない為、特性的に使用に耐えな
いという問題があった。(B) Conventional technology In order to remove power supply ripples superimposed on a power supply line and power supply noise caused by rotation of a motor, a ripple filter is used in ordinary audio equipment. As a ripple filter, one consisting of a capacitor and a resistor is often used.For example, in a small portable device that operates on a battery of 1.5V or 3V, it is not possible to use a large value of the capacitor and the resistor. There was a problem that it could not be used.
低電源電圧で動作し得るリップルフィルタとしては、
第6図に示す如く、トランジスタを用いた低飽和型のも
のが例えば特願昭61−115098に記載されている。第6図
において、第1及び第2トランジスタ(1)及び(2)
は差動増幅回路(3)を構成しており、前記第1トラン
ジスタ(1)のベースには第1及び第2分圧抵抗(4)
及び(5)の接続中点に得られる基準電圧が印加され、
前記差動増幅回路(3)の出力信号は第3乃至第5トラ
ンジスタ(6)乃至(8)で電流増幅されて出力端子
(9)に導出される。その場合、出力端子(9)に得ら
れる出力信号は、第2トランジスタ(2)のベースに帰
還されるので、前記出力端子(9)の電圧は前記基準電
圧と等しくなる。第6図のリップルフィルタのフィルタ
効果は、抵抗(10)とコンデンサ(11)とによって得ら
れ、前記抵抗(10)に流れる電流は第1トランジスタ
(1)のベース電流のみで小である為、前記抵抗(10)
の値を大にすることが出来る。その為、コンデンサ(1
1)の値を小にしても、十分なフィルタ効果を上げるこ
とが出来る。また、第1トランジスタ(1)のベースに
印加される基準電圧をV0とすれば、電源損失はVCC−V0
(ただし、VCCは電源電圧)となるが、第2分圧抵抗
(5)の値を第1分圧抵抗(4)の値よりも十分大にす
れば、前記電源損失を少くすることができる。但しその
場合、出力端子(9)の出力電圧が基準電圧と等しくな
るので、前記基準電圧の値は、第5トランジスタ(8)
が電源リップルにより飽和しない範囲で設定しなければ
ならない。As a ripple filter that can operate at low power supply voltage,
As shown in FIG. 6, a low saturation type using a transistor is described in, for example, Japanese Patent Application No. 61-115098. In FIG. 6, the first and second transistors (1) and (2)
Constitute a differential amplifier circuit ( 3 ), and the base of the first transistor (1) has first and second voltage dividing resistors (4).
And the reference voltage obtained at the connection midpoint of (5) is applied,
The output signal of the differential amplifier circuit ( 3 ) is current-amplified by the third to fifth transistors (6) to (8) and led to the output terminal (9). In that case, the output signal obtained at the output terminal (9) is fed back to the base of the second transistor (2), so that the voltage at the output terminal (9) becomes equal to the reference voltage. The filter effect of the ripple filter of FIG. 6 is obtained by the resistor (10) and the capacitor (11), and the current flowing through the resistor (10) is small only by the base current of the first transistor (1). Said resistance (10)
The value of can be increased. Therefore, the capacitor (1
Even if the value of 1) is small, a sufficient filter effect can be obtained. Further, if the reference voltage applied to the base of the first transistor (1) is V 0 , the power loss is V CC −V 0
(However, V CC is the power supply voltage), but if the value of the second voltage dividing resistor (5) is made sufficiently larger than the value of the first voltage dividing resistor (4), the power loss can be reduced. it can. However, in that case, since the output voltage of the output terminal (9) becomes equal to the reference voltage, the value of the reference voltage is the fifth transistor (8).
Must be set within the range that does not saturate due to power supply ripple.
そして上述の如きリップルフィルタをIC化する場合、
第5トランジスタ(8)には以下の構造のラテラルPNP
トランジスタを用いることが考えられる。And when integrating the ripple filter as described above into an IC,
The fifth transistor (8) has a lateral PNP with the following structure.
It is conceivable to use a transistor.
第7図A及び第7図Bは一般的なラテラルPNPトラン
ジスタを示し、P型半導体基板(21)上に積層して形成
したN型エピタキシャル層(22)と、基板(21)表面に
埋込んで形成したN+型の埋込層(23)と、この埋込層
(23)を取囲むようにエピタキシャル層(22)を貫通し
たP+型の分離領域(24)と、分離領域(24)によって島
状に形成した島領域(25)と、島領域(25)表面に形成
したP型のエミッタ領域(26)と、このエミッタ領域
(26)を囲むように離間して形成したP型のコレクタ領
域(27)と、N+型のベースコンタクト領域(28)とで構
成されている。7A and 7B show a general lateral PNP transistor, which is formed by laminating an N-type epitaxial layer (22) on a P-type semiconductor substrate (21) and embedded in the surface of the substrate (21). The N + -type buried layer (23) formed in step 1, the P + -type isolation region (24) penetrating the epitaxial layer (22) so as to surround the buried layer (23), and the isolation region (24 The island region (25) formed in the shape of an island, the P-type emitter region (26) formed on the surface of the island region (25), and the P-type emitter region (26) formed so as to be spaced apart from each other. The collector region (27) and the N + -type base contact region (28).
(ハ)発明が解決しようとする問題点 しかしながら、従来のラテラルPNPトランジスタはIC
の立上り特性が悪く、飽和電圧が大きいので、リップル
除去率を考慮すると出力電圧を十分に高く設定できない
欠点があった。第5トランジスタ(8)が飽和せずに正
常動作している場合、第8図Aに示す如く出力電圧を比
較的高く設定しても良好なリップル除去率を得ることが
出来る。ところが、電源リップルが大となり、下側波形
のピークで第5トランジスタ(8)が飽和すると、第8
図Bに示す如くリップル除去率が急激に悪化する。ま
た、負荷抵抗が小となり出力電流が増大した場合には、
第5トランジスタ(8)の飽和電圧が大になり、第8図
Cに示す如くリップル除去率が悪化する。(C) Problems to be solved by the invention However, the conventional lateral PNP transistor has an I C
Since the rising characteristic is poor and the saturation voltage is large, there is a drawback that the output voltage cannot be set sufficiently high considering the ripple removal rate. When the fifth transistor (8) is operating normally without being saturated, a good ripple removal rate can be obtained even if the output voltage is set relatively high as shown in FIG. 8A. However, if the power supply ripple becomes large and the fifth transistor (8) is saturated at the peak of the lower waveform,
As shown in FIG. B, the ripple removal rate sharply deteriorates. If the load resistance becomes small and the output current increases,
The saturation voltage of the fifth transistor (8) becomes large, and the ripple removal rate deteriorates as shown in FIG. 8C.
このリップル除去率の悪化を防ぐ為には、基準電圧を
低くし、出力電圧を低く押さえればよいが、低電源電圧
を使用する機器においては、出力端子に接続される回路
の減電圧特性の悪化を招くので好ましくない。In order to prevent this deterioration of ripple removal rate, it is sufficient to lower the reference voltage and keep the output voltage low, but in equipment that uses low power supply voltage, the voltage reduction characteristics of the circuit connected to the output terminal deteriorates. It is not preferable because it causes
(ニ)問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、第5トランジ
スタ(8)に、1つの島領域(35)をベースとしてこの
表面に形成したP型エミッタ領域(36)と、このエミッ
タ領域(36)と相対向するように離間して形成したP型
のコレクタ領域(37)とを備え、トランジスタとして活
性なベース・エミッタ接合とベース・コレクタ接合とを
略等しい長さとしたラテラルPNPトランジスタを用いる
ことにより出力電圧を十分高く設定でき、低電源電圧を
使用する機器に用いて好適なリップルフィルタを提供す
るものである。(D) Means for Solving the Problems The present invention has been made in view of the above drawbacks, and a fifth transistor (8) has a P-type emitter region formed on its surface with one island region (35) as a base. (36) and a P-type collector region (37) formed so as to be opposed to the emitter region (36) so as to be opposed to each other, and a base-emitter junction and a base-collector junction which are active as a transistor are substantially omitted. The output voltage can be set sufficiently high by using the lateral PNP transistors having the same length, and the ripple filter suitable for the device using the low power supply voltage is provided.
(ホ)作用 PNP型トランジスタが動作するに際し、トランジスタ
内ではエミッタからベースへのホールの注入及びコレク
タからベースへのホールの逆注入が同時に行なわれてお
り、双方のホールの注入量の差がコレクタ電流になる。(E) Action When the PNP transistor operates, holes are injected from the emitter to the base and back holes from the collector to the base at the same time in the transistor. It becomes an electric current.
ここでコレクタ・エミッタ間に十分な電位差が与えら
れてベース・コレクタ接合が逆バイアスの状態では、エ
ミッタからベースへのホールの注入量に対してコレクタ
からベースへのホールの逆注入量が極く僅かであるた
め、大きなコレクタ電流ICを流すことができる。また、
この状態ではベースからコレクタへの電子の逆注入量も
極く僅かであり、従ってベース電流も少く、トランジス
タは高hFEの状態で動作できる。Here, when a sufficient potential difference is applied between the collector and the emitter and the base-collector junction is reverse biased, the reverse injection amount of holes from the collector to the base is extremely smaller than the injection amount of holes from the emitter to the base. Since it is small, a large collector current I C can be passed. Also,
In this state, the amount of back-injection of electrons from the base to the collector is extremely small, therefore the base current is small and the transistor can operate in a high h FE state.
ところが、コレクタ・エミッタ間の電位差が十分でな
く、相対的にコレクタの電位が上ってベース・コレクタ
接合が順バイアスになると、エミッタからベースへのホ
ールの注入量に対してコレクタからベースへのホールの
逆注入量が急増するため、コレクタ電流ICが激減してし
まう。However, if the potential difference between the collector and the emitter is not sufficient and the potential of the collector rises relatively and the base-collector junction becomes forward biased, the amount of holes injected from the emitter to the base is increased from the collector to the base. Since the reverse injection amount of holes increases rapidly, the collector current I C decreases sharply.
第7図の従来のラテラルPNPトランジスタでは、エミ
ッタ領域(26)の周囲をコレクタ領域(27)で囲んでい
るので、エミッタ領域(26)から注入された少数キャリ
ア(ホール)の捕獲効率に優れ、ベース・コレクタ接合
が十分に逆バイアスであれば高hFEを示すが、上述した
ようにベース・コレクタ接合が順バイアスになるような
状況ではエミッタからベースへのホールの注入効率より
コレクタからベースへのホールの逆注入効率の方が勝っ
てしまうので、ICの立上り特性が悪く、その時のVCE(s
at)が大になってしまうのである。In the conventional lateral PNP transistor of FIG. 7, since the periphery of the emitter region (26) is surrounded by the collector region (27), the minority carriers (holes) injected from the emitter region (26) are excellent in trapping efficiency, If the base-collector junction is sufficiently reverse-biased, it exhibits high h FE , but in the situation where the base-collector junction is forward-biased as described above, the efficiency of hole injection from the emitter to the base is higher than the efficiency of hole injection from the collector to the base. Since the reverse injection efficiency of the hole of the above becomes superior, the rise characteristic of I C is poor, and V CE (s
at) becomes large.
これに対して第1図の本発明に用いたラテラルPNPト
ランジスタでは、ベース・エミッタ接合とベース・コレ
クタ接合の接合長を略等しい長さとしたので、活性領域
においてはある程度の高hFEを保ちつつ、ベース・コレ
クタ接合が順バイアスになるような領域ではエミッタか
らベースへのホールの注入効率とコレクタからベースへ
のホールの注入効率が略等しく、そのために従来よりV
CEがかなり低下した領域においてもエミッタからコレク
タへとコレクタ電流ICを流すことができるので、飽和電
圧VCE(sat)をかなり小さくできるのである。On the other hand, in the lateral PNP transistor used in the present invention shown in FIG. 1, the junction lengths of the base-emitter junction and the base-collector junction are set to be substantially equal to each other, so that a certain high h FE is maintained in the active region. , In the region where the base-collector junction is forward biased, the efficiency of hole injection from the emitter to the base is approximately equal to the efficiency of hole injection from the collector to the base.
Since the collector current I C can flow from the emitter to the collector even in the region where CE is considerably lowered, the saturation voltage V CE (sat) can be made considerably small.
従って本発明によれば、上述したようなラテラルPNP
トランジスタを出力トランジスタに用いたのでリップル
除去率を改善でき出力電圧を十分に高く設定できる。Therefore, according to the present invention, the lateral PNP as described above is
Since the transistor is used as the output transistor, the ripple rejection ratio can be improved and the output voltage can be set sufficiently high.
(ヘ)実施例 以下、本発明のリップルフィルタを図面を参照しなが
ら詳細に説明する。第2図において、第1及び第2トラ
ンジスタ(1)及び(2)は差動増幅回路(3)を構成
しており、前記第1トランジスタ(1)のベースには第
1及び第2分圧抵抗(4)及び(5)の接続中点に得ら
れる基準電圧が印加され、前記差動増幅回路(3)の出
力信号は第3乃至第5トランジスタ(6)乃至(8)で
電流増幅されて出力端子(9)に導出される。その場
合、出力端子(9)に得られる出力信号は、第2トラン
ジスタ(2)のベースに帰還されるので、前記出力端子
(9)の電圧は前記基準電圧と等しくなる。第2図のリ
ップルフィルタのフィルタ効果は、抵抗(10)とコンデ
ンサ(11)とによって得られ、前記抵抗(10)に流れる
電流は第1トランジスタ(1)のベース電流のみで小で
ある為、前記抵抗(10)の値を大にすることが出来る。
その為、コンデンサ(11)の値を小にしても、十分なフ
ィルタ効果を上げることが出来る。(F) Embodiment Hereinafter, the ripple filter of the present invention will be described in detail with reference to the drawings. In FIG. 2, the first and second transistors (1) and (2) form a differential amplifier circuit ( 3 ), and the base of the first transistor (1) has a first and a second voltage divider. A reference voltage obtained at the connection midpoint of the resistors (4) and (5) is applied, and the output signal of the differential amplifier circuit ( 3 ) is current-amplified by the third to fifth transistors (6) to (8). To the output terminal (9). In that case, the output signal obtained at the output terminal (9) is fed back to the base of the second transistor (2), so that the voltage at the output terminal (9) becomes equal to the reference voltage. The filter effect of the ripple filter of FIG. 2 is obtained by the resistor (10) and the capacitor (11), and the current flowing through the resistor (10) is only the base current of the first transistor (1), so that The value of the resistor (10) can be increased.
Therefore, even if the value of the capacitor (11) is small, a sufficient filter effect can be obtained.
今、電源電圧VCCが十分高く第5トランジスタ(8)
が飽和しない通常状態においては、出力端子(9)に得
られる出力電圧が負帰還により、第1及び第2分圧抵抗
(4)及び(5)の接続中点に得られる基準電圧に等し
くなり、且つ前記基準電圧はコンデンサ(11)によって
電源リップルが除去された後の電圧であるため、出力電
圧を一定に保つことができる。この時、第5トランジス
タ(8)のエミッタに印加される電源リップルは、第5
トランジスタ(8)のコレクタ・エミッタ間電圧が変化
して吸収することになる。Now, the power supply voltage V CC is sufficiently high and the fifth transistor (8)
In a normal state in which is not saturated, the output voltage obtained at the output terminal (9) becomes equal to the reference voltage obtained at the connection midpoint of the first and second voltage dividing resistors (4) and (5) by negative feedback. Moreover, since the reference voltage is a voltage after the power supply ripple is removed by the capacitor (11), the output voltage can be kept constant. At this time, the power supply ripple applied to the emitter of the fifth transistor (8) is
The collector-emitter voltage of the transistor (8) changes and is absorbed.
ところが、電源リップルが大になって電源電圧VCCが
瞬間的に低下すると、第5トランジスタ(8)のVCEが
極度に低下してhFEが激減し、差動増幅回路(3)の出
力信号であるベース電流に対応したコレクタ電流を引込
むことができなくなる。すると電源リップルの変化分を
第5トランジスタ(8)のVCEの変化によって吸収しき
れなくなり、出力電圧が電源リップルの分とその時の飽
和電圧の分だけ低下してしまうので、リップル除去率が
悪化してしまうのである。また、負荷の変動によって出
力電流が増すと第5トランジスタ(8)の飽和電圧が大
きくなるので、同様の結果を招き易くなる。従って、第
5トランジスタ(8)としては少しでも飽和電圧の小さ
な、VCEが極く低下した領域でも十分なhFEを保つトラン
ジスタが望まれる。However, when the power supply ripple becomes large and the power supply voltage V CC drops momentarily, V CE of the fifth transistor (8) drops drastically and h FE drastically decreases, and the output of the differential amplifier circuit ( 3 ) It becomes impossible to draw the collector current corresponding to the base current which is a signal. Then, the change in the power supply ripple cannot be completely absorbed by the change in V CE of the fifth transistor (8), and the output voltage is reduced by the power supply ripple and the saturation voltage at that time, so the ripple removal rate is deteriorated. It does. Further, when the output current increases due to the change of the load, the saturation voltage of the fifth transistor (8) increases, so that the same result is likely to occur. Therefore, as the fifth transistor (8), a transistor having a small saturation voltage and maintaining a sufficient h FE even in a region where V CE is extremely lowered is desired.
本発明の特徴とする点は、上述の如き第5トランジス
タ(8)に以下のラテラルPNPトランジスタを用いた点
にある。A feature of the present invention is that the following lateral PNP transistor is used as the fifth transistor (8) as described above.
第1図A及び第1図Bは斯るラテラルPNPトランジス
タを示す断面図であり、P型半導体基板(31)上に積層
して形成したN型エピタキシャル層(32)と、基板(3
1)表面に埋込んだN+型埋込層(33)と、この埋込層(3
3)を取囲むようにエピタキシャル層(32)を貫通したP
+型の分離領域(34)と、分離領域(34)によって島状
に分離された島領域(35)と、島領域(35)の表面に形
成したP型のエミッタ領域(36)と、エミッタ領域(3
6)に相対向して離間して形成したP型のコレクタ領域
(37)と、エミッタ領域(36)及びコレクタ領域(37)
を囲むようにして形成したN+型のガードリング領域(3
8)とで構成され、トランジスタとして活性なベース・
エミッタ接合とベース・コレクタ接合の接合長を略等し
い長さにしてある。ガードリング領域(38)はベースと
なる島領域(35)のコンタクトとして共用され、エミッ
タ領域(36)及びコレクタ領域(37)からの分離領域
(34)へのもれ電流を防ぐためにリング状に形成されて
いる。この時高濃度のガードリング領域(38)が各領域
と接触することにより耐圧が劣化するものの、本発明の
如く低電源電圧で用いるならば問題ない。また、本実施
例では分離領域(34)へのもれ電流を略完全に防止する
為にガードリング領域(38)として島領域(35)表面か
ら埋込層(33)まで達する拡散領域で形成しているが、
これより浅く例えば第7図のコレクタコンタクト領域
(28)と同様の拡散領域で形成してもかまわない。FIGS. 1A and 1B are cross-sectional views showing such a lateral PNP transistor, showing an N-type epitaxial layer (32) formed by stacking on a P-type semiconductor substrate (31) and a substrate (3).
1) N + type buried layer (33) buried on the surface and this buried layer (3
3) P that penetrates the epitaxial layer (32) so as to surround it
A + type isolation region (34), an island region (35) separated into islands by the isolation region (34), a P type emitter region (36) formed on the surface of the island region (35), and an emitter Area (3
6) A P-type collector region (37) facing each other and spaced apart from each other, an emitter region (36) and a collector region (37)
N + type guard ring region (3
8) composed of a base that is active as a transistor
The junction lengths of the emitter junction and the base-collector junction are made approximately equal. The guard ring region (38) is shared as a contact for the island region (35) serving as a base, and is formed in a ring shape to prevent leakage current from the emitter region (36) and the collector region (37) to the isolation region (34). Has been formed. At this time, the high-concentration guard ring region (38) comes into contact with the respective regions to deteriorate the breakdown voltage, but there is no problem if it is used at a low power supply voltage as in the present invention. Further, in this embodiment, in order to almost completely prevent the leakage current to the isolation region (34), it is formed as a diffusion region reaching from the surface of the island region (35) to the buried layer (33) as a guard ring region (38). But
It may be formed shallower than this, for example, in the same diffusion region as the collector contact region (28) of FIG. 7.
このようにして形成したラテラルPNPトランジスタ
は、ベース・エミッタ接合に対するベース・コレクタ接
合の接合長が従来のものより短く、そのためにベース・
コレクタ接合が順バイアスになった時のコレクタからベ
ースへのホールの逆注入効率が小さい。従って同じ順バ
イアスが印加されとしても、本発明のものの方がエミッ
タからベースへのホールの注入量に対するコレクタから
ベースへのホールの逆注入量が少い為、それらの差によ
って生ずるコレクタ電流ICをより多く流すことができ、
相対的に飽和電圧VCE(sat)を下げることができる。こ
れを一歩進めてエミッタ・ベース接合に対してコレクタ
・ベース接合の接合長を短くする手法も考えられるが、
活性領域でのhFEがとれなくなってしまうので好ましく
ない。The lateral PNP transistor formed in this way has a shorter junction length of the base-collector junction with respect to the base-emitter junction than the conventional one.
The efficiency of reverse injection of holes from the collector to the base when the collector junction is forward biased is small. Therefore, even the same forward bias applied, because towards those of the present invention is small is reverse injection of holes from the collector to the base for the injection amount of holes from the emitter to the base, the collector current I C caused by their difference Can be drained more,
The saturation voltage V CE (sat) can be relatively lowered. It is possible to take this a step further and shorten the junction length of the collector-base junction with respect to the emitter-base junction.
It is not preferable because h FE cannot be taken in the active region.
第3図A及び第3図Bは夫々第1図の本発明のものと
第7図の従来のものとのトランジスタ特性を示す。同図
から明らかな如く、本発明のものではICの立上り特性に
優れるため、従来のものがIb=1〔μA〕の時にVCE=5
0〔mV〕でようやくhFE=10程度になるのに対し、本発明
のものではIb=1〔μA〕の時にVCE=35〔mV〕ですで
にhFE=10を超える。そしてVCEが極端に低下した飽和領
域においては、コレクタからベースへのホールの逆注入
が勝り、且つ基板(31)との寄生PNPトランジスタによ
るもれ電流が無視できなくなるため、見かけ上エミッタ
からコレクタへと逆方向へ電流が流れてしまう。3A and 3B show the transistor characteristics of the invention of FIG. 1 and the conventional one of FIG. 7, respectively. As is clear from the figure, since the present invention has an excellent I C rising characteristic, the conventional one has V CE = 5 when Ib = 1 [μA].
At 0 [mV], h FE = 10 at last, whereas in the present invention, when Ib = 1 [μA], V CE = 35 [mV] already exceeds h FE = 10. In the saturation region where V CE is extremely reduced, reverse injection of holes from the collector to the base is superior, and the leakage current due to the parasitic PNP transistor with the substrate (31) cannot be ignored. Current flows in the opposite direction to.
今、第2図の回路図において、VCC=1.5Vで基準電圧
を十分に高く0.90Vに設定し、且つVCCが1.0Vまで低下し
た時に最大振幅−0.04Vの電源リップルが重畳されたと
仮定すると、第5トランジスタ(8)のVCEにはこれら
の残り電圧0.06Vしか印加されないことになる。VCE=0.
06Vで第3図Aと第3図Bを比較してみると、従来のも
のが完全に飽和領域に入っているのに対して本発明のも
のでは今だある程度のhFEを保っているのが判る。第5
トランジスタ(8)がある程度のhFEを保っているなら
ば、このリップルフィルタは電源リップルを除去する働
きを保てる。従って本発明によれば、飽和電圧が小さく
なった分、リップル除去率が優れ、それによって出力電
圧を十分高く設定できるリップルフィルタを提供でき
る。Now, in the circuit diagram of FIG. 2, when V CC = 1.5V, the reference voltage is set sufficiently high to 0.90V, and when V CC drops to 1.0V, the power ripple of maximum amplitude −0.04V is superimposed. Assuming that, only the residual voltage 0.06V is applied to V CE of the fifth transistor (8). V CE = 0.
Comparing FIG. 3A and FIG. 3B at 06V, the conventional one is completely in the saturation region, whereas the present one still maintains a certain h FE. I understand. Fifth
If the transistor (8) keeps some h FE , this ripple filter can keep the power ripple removed. Therefore, according to the present invention, it is possible to provide a ripple filter in which the ripple removal rate is excellent due to the decrease in the saturation voltage, and thereby the output voltage can be set sufficiently high.
第4図は、本発明の第2の実施例を示す回路図で、
(41)はエミッタが共通接続された第1及び第2トラン
ジスタ(42)及び(43)を有する差動増幅回路、(44)
は第1及び第2分圧抵抗(45)及び(46)の接続中点に
得られる基準電圧を前記第1トランジスタ(42)のベー
スに印加するバイアス回路、(47)は前記第1トランジ
スタ(42)のコレクタ電流を反転する第1電流反転回
路、(48)は前記第2トランジスタ(43)のコレクタ電
流を反転する第2電流反転回路、(49)は前記第1電流
反転回路(47)の出力電流を更に反転する第3電流反転
回路、(50)乃至(52)は前記第2及び第3電流反転回
路(48)及び(49)の差電流を増幅する第3乃至第5ト
ランジスタ、(53)はエミッタが前記第3トランジスタ
(50)のコレクタに、ベースが前記第4トランジスタ
(51)のコレクタに接続された飽和検出用の検出トラン
ジスタ、及び(54)は該検出トランジスタ(53)の出力
信号により制御される制御トランジスタである。尚、
(55)は出力端子、(56)はリップル除去用のコンデン
サである。FIG. 4 is a circuit diagram showing a second embodiment of the present invention,
( 41 ) is a differential amplifier circuit having first and second transistors (42) and (43) whose emitters are commonly connected, ( 44 )
Is a bias circuit that applies a reference voltage obtained at the connection midpoint of the first and second voltage dividing resistors (45) and (46) to the base of the first transistor (42), and (47) is the first transistor ( 42) a first current inverting circuit for inverting the collector current, (48) a second current inverting circuit for inverting the collector current of the second transistor (43), (49) a first current inverting circuit ( 47 ) A third current inverting circuit for further inverting the output current of the above, (50) to (52) are third to fifth transistors for amplifying the difference current between the second and third current inverting circuits ( 48 ) and ( 49 ), (53) is a detection transistor for saturation detection, the emitter of which is connected to the collector of the third transistor (50) and the base of which is connected to the collector of the fourth transistor (51), and (54) is the detection transistor (53). Control tiger controlled by the output signal of It is a register. still,
(55) is an output terminal, and (56) is a ripple removing capacitor.
本発明の第2の実施例は、出力トランジスタが飽和し
たことを検出する検出回路と、該検出回路の出力信号に
応じて基準電圧を低下させる手段とを設けた点を特徴と
する。The second embodiment of the present invention is characterized in that a detection circuit for detecting the saturation of the output transistor and a means for lowering the reference voltage according to the output signal of the detection circuit are provided.
第5トランジスタ(52)が飽和しない通常動作状態に
おいては、第5トランジスタ(52)のhFE(電流増幅
率)が高い為、そのベース電流が小となり、検出トラン
ジスタ(53)のベース電圧が高く保たれる。また、第3
トランジスタ(50)のコレクタ電圧が低い為、前記検出
トランジスタ(51)のエミッタ電圧も低く保たれる。従
って、前記検出トランジスタ(53)がオンすることは無
く、制御トランジスタ(54)もオンすることは無い。In a normal operation state in which the fifth transistor (52) is not saturated, the hFE (current amplification factor) of the fifth transistor (52) is high, so that the base current becomes small and the base voltage of the detection transistor (53) is high. To be kept. Also, the third
Since the collector voltage of the transistor (50) is low, the emitter voltage of the detection transistor (51) is also kept low. Therefore, the detection transistor (53) does not turn on, and the control transistor (54) does not turn on either.
電源リップルが大となったり、出力電流が大となって
第5トランジスタ(52)が飽和しhFEが低下すると、前
記第5トランジスタ(52)のベース電流が過大となり、
第3及び第4トランジスタ(50)及び(51)も飽和す
る。その為、検出トランジスタ(53)のベース電圧がア
ース近くに低下し、前記検出トランジスタ(53)のエミ
ッタ電圧が電源電圧近くまで上昇する。その結果、前記
検出トランジスタ(53)がオンし、制御トランジスタ
(54)がオンして第1トランジスタ(52)のベース電
圧、すなわち基準電圧を低下させる。前記基準電圧が低
下すると、出力端子(55)に得られる出力電圧も低下
し、それによって第5トランジスタ(52)が飽和から解
除されるので、リップル除去率の悪化を防止出来る。When the power supply ripple becomes large or the output current becomes large and the fifth transistor (52) is saturated and h FE decreases, the base current of the fifth transistor (52) becomes excessive,
The third and fourth transistors (50) and (51) are also saturated. Therefore, the base voltage of the detection transistor (53) drops near ground, and the emitter voltage of the detection transistor (53) rises near the power supply voltage. As a result, the detection transistor (53) is turned on and the control transistor (54) is turned on to lower the base voltage of the first transistor (52), that is, the reference voltage. When the reference voltage decreases, the output voltage obtained at the output terminal (55) also decreases, and the fifth transistor (52) is released from saturation, so that the deterioration of the ripple removal rate can be prevented.
そして第5トランジスタ(52)として、本発明の特徴
とする如く第1図A及び第1図Bに示したラテラルPNP
トランジスタを用いてある。本実施例によれば、第5ト
ランジスタ(52)が飽和しても回路的にそれを解除する
如く構成しているので、通常時のリップル除去率が優
れ、過大リップル時や負荷電流の増大時にもリップル除
去率の悪化を防止できる為、通常動作時の出力電圧を最
大に設定でき、且つ第5トランジスタ(52)の飽和電圧
が小さいので更に出力電圧を高く設定できる。しかも本
実施例によれば、リップル除去率が優れているので、例
えばVCC=1.5Vで減電圧特性を1.0Vまで補償するようなI
Cにも非常に容易に組み込むことができる。As the fifth transistor (52), the lateral PNP shown in FIGS. 1A and 1B is provided as a feature of the present invention.
It uses a transistor. According to the present embodiment, even if the fifth transistor (52) is saturated, the circuit is configured to release it, so that the ripple removal rate during normal operation is excellent, and when an excessive ripple or an increase in load current occurs. Since the deterioration of the ripple removal rate can be prevented, the output voltage in the normal operation can be set to the maximum, and the saturation voltage of the fifth transistor (52) is small, so that the output voltage can be set higher. Moreover, according to the present embodiment, since the ripple rejection ratio is excellent, for example, when V CC = 1.5V, I
It's also very easy to integrate into C.
第5図A及び第5図Bは夫々本発明の第3の実施例を
説明するための断面図及び平面図で、一導電型半導体基
板(31)表面に積層して形成した逆導電型のエピタキシ
ャル層(32)と、基板(31)表面に埋込んで形成したN+
型の埋込層(33)と、この埋込層(33)を取囲むように
エピタキシャル層(32)を貫通したP+型の分離領域(3
4)と、分離領域(34)によって島状に形成した島領域
(35)と、島領域(35)表面に離間して交互に配設した
P型のエミッタ領域(36)及びコレクタ領域(37)と、
これらのエミッタ領域(36)とコレクタ領域(37)を一
括して囲むように形成したガードリング領域(38)とで
構成され、両端にエミッタ領域(36)を配設してある。
エミッタ領域(36)とコレクタ領域(37)とは同形状、
同サイズで形成してあり、それらの離間距離(ベース
幅)も全く同一にしてある。このようにして形成したラ
テラルPNPトランジスタは、トランジスタとして活性な
ベース・エミッタ接合とベース・コレクタ接合の接合長
は略等しいものの、エミッタ領域(36)を両端に配置し
たため、ガードリング領域(38)で防止しきれないエミ
ッタからベースへのホールの注入が作用し、結果的にベ
ース・エミッタ接合長を増したことに等しくなる。その
ため、第1図のラテラルPNPトランジスタより更に低電
圧領域での飽和電圧が小さくなる。5A and 5B are a cross-sectional view and a plan view, respectively, for explaining a third embodiment of the present invention, showing a reverse conductivity type formed by laminating on a surface of a single conductivity type semiconductor substrate (31). N + formed by embedding on the epitaxial layer (32) and the surface of the substrate (31)
Type buried layer (33) and a P + -type isolation region (3) penetrating the epitaxial layer (32) so as to surround the buried layer (33).
4), an island region (35) formed in an island shape by the separation region (34), and a P-type emitter region (36) and a collector region (37) alternately arranged apart from each other on the surface of the island region (35). )When,
The emitter region (36) and the guard ring region (38) are formed so as to collectively surround the collector region (37), and the emitter regions (36) are arranged at both ends.
The emitter region (36) and the collector region (37) have the same shape,
They are formed in the same size, and their separation distances (base widths) are also the same. In the lateral PNP transistor thus formed, the junction lengths of the base-emitter junction and the base-collector junction, which are active as transistors, are approximately equal, but the emitter region (36) is arranged at both ends, so that the guard ring region (38) Hole injection from the emitter to the base that cannot be prevented acts, and it is equivalent to increasing the base-emitter junction length as a result. Therefore, the saturation voltage in the lower voltage region becomes smaller than that of the lateral PNP transistor of FIG.
そして出力トランジスタとして上述したトランジスタ
を用いれば、前記第1、第2の実施例により更に特性改
善したリップルフィルタを構成できる。If the above-mentioned transistor is used as the output transistor, a ripple filter with further improved characteristics can be constructed by the first and second embodiments.
(ト)発明の効果 以上説明した如く、本発明によれば、通常時のリップ
ル除去率に優れ、減電圧時においてもリップル除去率の
悪化が少く、且つ出力電圧を十分に高く設定できるリッ
プルフィルタを提供できる利点を有する。また、出力電
圧を十分高く設定できるので、減電圧特性に優れ、1.5V
や3.0Vの低電源電圧を用いる機器に利用して好適なリッ
プルフィルタを提供できる利点を有する。さらに本発明
の第2の実施例によれば、過大リップル時や負荷電流の
増大時にもリップル除去率が悪化せず、より一層出力電
圧を高く設定したリップルフィルタを提供できる利点を
有する。そして本発明によれば、第1図及び第5図のラ
テラルPNPトランジスタを構成するのに何ら付加的工程
を必要としないので、リップル除去用のコンデンサ(1
1)を除きIC化に即応したリップルフィルタを構成で
き、特にIc maxの点で外部のトランジスタを第5トラン
ジスタ(8)に並列接続した場合においても、特性良好
なリップルフィルタを構成できる利点を有する。(G) Effect of the Invention As described above, according to the present invention, the ripple filter that is excellent in the normal state, has a small deterioration in the ripple removal rate even when the voltage is reduced, and can set the output voltage sufficiently high. Has the advantage that Also, since the output voltage can be set high enough, it has excellent voltage reduction characteristics and is
Also, it has an advantage that a suitable ripple filter can be provided for use in a device using a low power supply voltage of 3.0 V. Further, according to the second embodiment of the present invention, there is an advantage that the ripple rejection ratio does not deteriorate even when the ripple is excessive or the load current increases, and the ripple filter in which the output voltage is set higher can be provided. According to the present invention, since no additional process is required to construct the lateral PNP transistor of FIGS. 1 and 5, the ripple removing capacitor (1
Except for 1), it is possible to configure a ripple filter that can be adapted to ICs, and especially in terms of Ic max, there is an advantage that a ripple filter with good characteristics can be configured even when an external transistor is connected in parallel with the fifth transistor (8). .
第1図A及び第1図Bは夫々本発明に用いるラテラルPN
Pトランジスタを示す平面図及び断面図、第2図は本発
明のリップルフィルタを示す回路図、第3図A及び第3
図Bは夫々本発明に用いるラテラルPNPトランジスタと
従来のラテラルPNPトランジスタのトランジスタ特性
図、第4図は本発明の第2の実施例を示す回路図、第5
図A及び第5図Bは夫々本発明の第3の実施例を説明す
るための平面図及び断面図、第6図は従来のリップルフ
ィルタを説明するための回路図、第7図A及び第7図B
は従来のラテラルPNPトランジスタを示す平面図及び断
面図、第8図A乃至Cはリップル除去率を説明するため
の特性図である。 (3)は差動増幅回路、(4)(5)は分圧抵抗、
(8)は第5(出力)トランジスタ、(31)はP型半導
体基板、(36)はエミッタ領域、(37)はコレクタ領
域、(39)はガードリング領域である。1A and 1B are lateral PNs used in the present invention.
The top view and sectional drawing which show a P transistor, FIG. 2 is the circuit diagram which shows the ripple filter of this invention, FIG.
FIG. B is a transistor characteristic diagram of a lateral PNP transistor used in the present invention and a conventional lateral PNP transistor, respectively. FIG. 4 is a circuit diagram showing a second embodiment of the present invention, and FIG.
FIGS. A and 5B are a plan view and a sectional view, respectively, for explaining a third embodiment of the present invention, FIG. 6 is a circuit diagram for explaining a conventional ripple filter, and FIGS. 7A and 7B. 7 Figure B
FIG. 8A is a plan view and a cross-sectional view showing a conventional lateral PNP transistor, and FIGS. 8A to 8C are characteristic diagrams for explaining the ripple removal rate. ( 3 ) is a differential amplifier circuit, (4) and (5) are voltage dividing resistors,
(8) is a fifth (output) transistor, (31) is a P-type semiconductor substrate, (36) is an emitter region, (37) is a collector region, and (39) is a guard ring region.
Claims (1)
機器用のICに組み込まれたリップルフィルタであって、 エミッタが共通接統された第1及び第2トランジスタを
含む差動増幅回路と、 前記第1トランジスタのベースに基準電圧を供給する手
段と、 前記差動増輻回路の出力信号を電流増輻する出力トラン
ジスタと、 前記第1トランジスタのベースに接続されたリップル除
去用のコンデンサとを備え、 前記出力トランジスタの出力信号を前記第2トランジス
タのベースに帰還して成るリップルフィルタにおいて、 一導電型の半導体基板の上に形成した逆導電型のエピタ
キシャル層を不売りして形成した島領域をベース領域と
し、 前記ベース領域の表面にストライプ状に形成した一導電
型のエミッタ領域と、 前記エミッタ領域のストライプと平行に延在するように
同じく前記ベース領域の表面に形成したストライプ状の
一導電型のコレクタ領域と、 前記エミッタ領域とコレクタ領域とが各々前記ベース領
域との間で形成するPN接合のうち、前記エミッタ領域と
前記コレクタ領域とが相対向しないPN接合に接しなが
ら、前記エミッタ領域とコレクタ領域とを囲むガードリ
ング領域とを備え、 前記エミッタ領域とコレクタ領域とで互いに対向するPN
接合の長さをほぼ等しくし、 前記ベース領域を前記出力トランジスタのベースとし、 前記エミッタ領域を前記出力トランジスタのエミッタと
し、 前記コレクタ領域を前記出力トランジスタのコレクタと
したことを特徴とするリップルフィルタ。1. A ripple filter incorporated in an IC for electronic equipment driven by a power supply having a reduced voltage characteristic, the differential amplifier circuit including first and second transistors whose emitters are commonly connected. Means for supplying a reference voltage to the base of the first transistor, an output transistor for current-amplifying the output signal of the differential amplification circuit, and a ripple removal capacitor connected to the base of the first transistor A ripple filter formed by feeding back the output signal of the output transistor to the base of the second transistor, and an island formed by not selling an epitaxial layer of a reverse conductivity type formed on a semiconductor substrate of a single conductivity type. A region is a base region, and one conductivity type emitter region formed in a stripe shape on the surface of the base region, and a strike of the emitter region. A striped one conductivity type collector region also formed on the surface of the base region so as to extend parallel to the base region, and a PN junction formed between the emitter region and the collector region and the base region. A PN junction that surrounds the emitter region and the collector region while contacting a PN junction in which the emitter region and the collector region do not face each other, and the PN that faces the emitter region and the collector region.
A ripple filter, wherein junction lengths are made substantially equal to each other, the base region serves as a base of the output transistor, the emitter region serves as an emitter of the output transistor, and the collector region serves as a collector of the output transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61220003A JPH083763B2 (en) | 1986-09-17 | 1986-09-17 | Ripple filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61220003A JPH083763B2 (en) | 1986-09-17 | 1986-09-17 | Ripple filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6373406A JPS6373406A (en) | 1988-04-04 |
| JPH083763B2 true JPH083763B2 (en) | 1996-01-17 |
Family
ID=16744404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61220003A Expired - Lifetime JPH083763B2 (en) | 1986-09-17 | 1986-09-17 | Ripple filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083763B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5895977A (en) * | 1981-11-30 | 1983-06-07 | Toshiba Corp | Ripple filter circuit |
| US4547793A (en) * | 1983-12-27 | 1985-10-15 | International Business Machines Corporation | Trench-defined semiconductor structure |
-
1986
- 1986-09-17 JP JP61220003A patent/JPH083763B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6373406A (en) | 1988-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4191899A (en) | Voltage variable integrated circuit capacitor and bootstrap driver circuit | |
| US9406754B2 (en) | Smart semiconductor switch | |
| US4390890A (en) | Saturation-limited bipolar transistor device | |
| US6483683B1 (en) | Overvoltage protection | |
| US4812891A (en) | Bipolar lateral pass-transistor for CMOS circuits | |
| EP0037818B1 (en) | Current source having saturation protection | |
| JPH083763B2 (en) | Ripple filter | |
| US4446611A (en) | Method of making a saturation-limited bipolar transistor device | |
| JP2833913B2 (en) | Bipolar integrated circuit device | |
| JP2003179153A (en) | Semiconductor device | |
| JP2763432B2 (en) | Semiconductor device | |
| JPS5848957A (en) | Semiconductor output circuit | |
| US6734522B2 (en) | Transistor | |
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
| JP2517229B2 (en) | Differential amplifier circuit | |
| JPH069207B2 (en) | Lateral transistor | |
| JPH0249061B2 (en) | ||
| JPH0618296B2 (en) | Push-pull amplifier circuit | |
| JPH0646371B2 (en) | Constant current circuit | |
| JPS63128741A (en) | Semiconductor injection integrated logic circuit device | |
| JPH0645619A (en) | Zener diode | |
| JPS6116569A (en) | Semiconductor integrated circuit device | |
| JPH0828369B2 (en) | Semiconductor device | |
| JPH06120412A (en) | Semiconductor protection device | |
| JPS6352469A (en) | Electrostatic breakdown preventing device for semiconductor integrated circuit device |