JPH083763B2 - リップルフイルタ - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、電源に含まれるリップルを除去する為のリ
ップルフィルタに関するもので、特にIC（集積回路）化
に適し、低電源電圧で動作させることの出来るリップル
フィルタに関する。

（ロ）従来の技術 電源ラインに重畳される電源リップルやモータの回転
に起因する電源ノイズを除去する為に、通常の音響機器
においてはリップルフィルタが用いられている。リップ
ルフィルタとしては、コンデンサと抵抗とから成るもの
が多用されているが、例えば1.5Vや3Vの電池で動作する
小型ポータブル機器においては大きな値のコンデンサと
抵抗を用いることができない為、特性的に使用に耐えな
いという問題があった。

低電源電圧で動作し得るリップルフィルタとしては、
第６図に示す如く、トランジスタを用いた低飽和型のも
のが例えば特願昭61−115098に記載されている。第６図
において、第１及び第２トランジスタ（１）及び（２）
は差動増幅回路（３）を構成しており、前記第１トラン
ジスタ（１）のベースには第１及び第２分圧抵抗（４）
及び（５）の接続中点に得られる基準電圧が印加され、
前記差動増幅回路（３）の出力信号は第３乃至第５トラ
ンジスタ（６）乃至（８）で電流増幅されて出力端子
（９）に導出される。その場合、出力端子（９）に得ら
れる出力信号は、第２トランジスタ（２）のベースに帰
還されるので、前記出力端子（９）の電圧は前記基準電
圧と等しくなる。第６図のリップルフィルタのフィルタ
効果は、抵抗（10）とコンデンサ（11）とによって得ら
れ、前記抵抗（10）に流れる電流は第１トランジスタ
（１）のベース電流のみで小である為、前記抵抗（10）
の値を大にすることが出来る。その為、コンデンサ（1
1）の値を小にしても、十分なフィルタ効果を上げるこ
とが出来る。また、第１トランジスタ（１）のベースに
印加される基準電圧をV₀とすれば、電源損失はV_CC−V₀
（ただし、V_CCは電源電圧）となるが、第２分圧抵抗
（５）の値を第１分圧抵抗（４）の値よりも十分大にす
れば、前記電源損失を少くすることができる。但しその
場合、出力端子（９）の出力電圧が基準電圧と等しくな
るので、前記基準電圧の値は、第５トランジスタ（８）
が電源リップルにより飽和しない範囲で設定しなければ
ならない。

そして上述の如きリップルフィルタをIC化する場合、
第５トランジスタ（８）には以下の構造のラテラルPNP
トランジスタを用いることが考えられる。

第７図Ａ及び第７図Ｂは一般的なラテラルPNPトラン
ジスタを示し、Ｐ型半導体基板（21）上に積層して形成
したＮ型エピタキシャル層（22）と、基板（21）表面に
埋込んで形成したN⁺型の埋込層（23）と、この埋込層
（23）を取囲むようにエピタキシャル層（22）を貫通し
たP⁺型の分離領域（24）と、分離領域（24）によって島
状に形成した島領域（25）と、島領域（25）表面に形成
したＰ型のエミッタ領域（26）と、このエミッタ領域
（26）を囲むように離間して形成したＰ型のコレクタ領
域（27）と、N⁺型のベースコンタクト領域（28）とで構
成されている。

（ハ）発明が解決しようとする問題点 しかしながら、従来のラテラルPNPトランジスタはI_C
の立上り特性が悪く、飽和電圧が大きいので、リップル
除去率を考慮すると出力電圧を十分に高く設定できない
欠点があった。第５トランジスタ（８）が飽和せずに正
常動作している場合、第８図Ａに示す如く出力電圧を比
較的高く設定しても良好なリップル除去率を得ることが
出来る。ところが、電源リップルが大となり、下側波形
のピークで第５トランジスタ（８）が飽和すると、第８
図Ｂに示す如くリップル除去率が急激に悪化する。ま
た、負荷抵抗が小となり出力電流が増大した場合には、
第５トランジスタ（８）の飽和電圧が大になり、第８図
Ｃに示す如くリップル除去率が悪化する。

このリップル除去率の悪化を防ぐ為には、基準電圧を
低くし、出力電圧を低く押さえればよいが、低電源電圧
を使用する機器においては、出力端子に接続される回路
の減電圧特性の悪化を招くので好ましくない。

（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、第５トランジ
スタ（８）に、１つの島領域（35）をベースとしてこの
表面に形成したＰ型エミッタ領域（36）と、このエミッ
タ領域（36）と相対向するように離間して形成したＰ型
のコレクタ領域（37）とを備え、トランジスタとして活
性なベース・エミッタ接合とベース・コレクタ接合とを
略等しい長さとしたラテラルPNPトランジスタを用いる
ことにより出力電圧を十分高く設定でき、低電源電圧を
使用する機器に用いて好適なリップルフィルタを提供す
るものである。

（ホ）作用 PNP型トランジスタが動作するに際し、トランジスタ
内ではエミッタからベースへのホールの注入及びコレク
タからベースへのホールの逆注入が同時に行なわれてお
り、双方のホールの注入量の差がコレクタ電流になる。

ここでコレクタ・エミッタ間に十分な電位差が与えら
れてベース・コレクタ接合が逆バイアスの状態では、エ
ミッタからベースへのホールの注入量に対してコレクタ
からベースへのホールの逆注入量が極く僅かであるた
め、大きなコレクタ電流I_Cを流すことができる。また、
この状態ではベースからコレクタへの電子の逆注入量も
極く僅かであり、従ってベース電流も少く、トランジス
タは高h_FEの状態で動作できる。

ところが、コレクタ・エミッタ間の電位差が十分でな
く、相対的にコレクタの電位が上ってベース・コレクタ
接合が順バイアスになると、エミッタからベースへのホ
ールの注入量に対してコレクタからベースへのホールの
逆注入量が急増するため、コレクタ電流I_Cが激減してし
まう。

第７図の従来のラテラルPNPトランジスタでは、エミ
ッタ領域（26）の周囲をコレクタ領域（27）で囲んでい
るので、エミッタ領域（26）から注入された少数キャリ
ア（ホール）の捕獲効率に優れ、ベース・コレクタ接合
が十分に逆バイアスであれば高h_FEを示すが、上述した
ようにベース・コレクタ接合が順バイアスになるような
状況ではエミッタからベースへのホールの注入効率より
コレクタからベースへのホールの逆注入効率の方が勝っ
てしまうので、I_Cの立上り特性が悪く、その時のV_CE（s
at）が大になってしまうのである。

これに対して第１図の本発明に用いたラテラルPNPト
ランジスタでは、ベース・エミッタ接合とベース・コレ
クタ接合の接合長を略等しい長さとしたので、活性領域
においてはある程度の高h_FEを保ちつつ、ベース・コレ
クタ接合が順バイアスになるような領域ではエミッタか
らベースへのホールの注入効率とコレクタからベースへ
のホールの注入効率が略等しく、そのために従来よりV
_CEがかなり低下した領域においてもエミッタからコレク
タへとコレクタ電流I_Cを流すことができるので、飽和電
圧V_CE（sat）をかなり小さくできるのである。

従って本発明によれば、上述したようなラテラルPNP
トランジスタを出力トランジスタに用いたのでリップル
除去率を改善でき出力電圧を十分に高く設定できる。

（ヘ）実施例 以下、本発明のリップルフィルタを図面を参照しなが
ら詳細に説明する。第２図において、第１及び第２トラ
ンジスタ（１）及び（２）は差動増幅回路（３）を構成
しており、前記第１トランジスタ（１）のベースには第
１及び第２分圧抵抗（４）及び（５）の接続中点に得ら
れる基準電圧が印加され、前記差動増幅回路（３）の出
力信号は第３乃至第５トランジスタ（６）乃至（８）で
電流増幅されて出力端子（９）に導出される。その場
合、出力端子（９）に得られる出力信号は、第２トラン
ジスタ（２）のベースに帰還されるので、前記出力端子
（９）の電圧は前記基準電圧と等しくなる。第２図のリ
ップルフィルタのフィルタ効果は、抵抗（10）とコンデ
ンサ（11）とによって得られ、前記抵抗（10）に流れる
電流は第１トランジスタ（１）のベース電流のみで小で
ある為、前記抵抗（10）の値を大にすることが出来る。
その為、コンデンサ（11）の値を小にしても、十分なフ
ィルタ効果を上げることが出来る。

今、電源電圧V_CCが十分高く第５トランジスタ（８）
が飽和しない通常状態においては、出力端子（９）に得
られる出力電圧が負帰還により、第１及び第２分圧抵抗
（４）及び（５）の接続中点に得られる基準電圧に等し
くなり、且つ前記基準電圧はコンデンサ（11）によって
電源リップルが除去された後の電圧であるため、出力電
圧を一定に保つことができる。この時、第５トランジス
タ（８）のエミッタに印加される電源リップルは、第５
トランジスタ（８）のコレクタ・エミッタ間電圧が変化
して吸収することになる。

ところが、電源リップルが大になって電源電圧V_CCが
瞬間的に低下すると、第５トランジスタ（８）のV_CEが
極度に低下してh_FEが激減し、差動増幅回路（３）の出
力信号であるベース電流に対応したコレクタ電流を引込
むことができなくなる。すると電源リップルの変化分を
第５トランジスタ（８）のV_CEの変化によって吸収しき
れなくなり、出力電圧が電源リップルの分とその時の飽
和電圧の分だけ低下してしまうので、リップル除去率が
悪化してしまうのである。また、負荷の変動によって出
力電流が増すと第５トランジスタ（８）の飽和電圧が大
きくなるので、同様の結果を招き易くなる。従って、第
５トランジスタ（８）としては少しでも飽和電圧の小さ
な、V_CEが極く低下した領域でも十分なh_FEを保つトラン
ジスタが望まれる。

本発明の特徴とする点は、上述の如き第５トランジス
タ（８）に以下のラテラルPNPトランジスタを用いた点
にある。

第１図Ａ及び第１図Ｂは斯るラテラルPNPトランジス
タを示す断面図であり、Ｐ型半導体基板（31）上に積層
して形成したＮ型エピタキシャル層（32）と、基板（3
1）表面に埋込んだN⁺型埋込層（33）と、この埋込層（3
3）を取囲むようにエピタキシャル層（32）を貫通したP
⁺型の分離領域（34）と、分離領域（34）によって島状
に分離された島領域（35）と、島領域（35）の表面に形
成したＰ型のエミッタ領域（36）と、エミッタ領域（3
6）に相対向して離間して形成したＰ型のコレクタ領域
（37）と、エミッタ領域（36）及びコレクタ領域（37）
を囲むようにして形成したN⁺型のガードリング領域（3
8）とで構成され、トランジスタとして活性なベース・
エミッタ接合とベース・コレクタ接合の接合長を略等し
い長さにしてある。ガードリング領域（38）はベースと
なる島領域（35）のコンタクトとして共用され、エミッ
タ領域（36）及びコレクタ領域（37）からの分離領域
（34）へのもれ電流を防ぐためにリング状に形成されて
いる。この時高濃度のガードリング領域（38）が各領域
と接触することにより耐圧が劣化するものの、本発明の
如く低電源電圧で用いるならば問題ない。また、本実施
例では分離領域（34）へのもれ電流を略完全に防止する
為にガードリング領域（38）として島領域（35）表面か
ら埋込層（33）まで達する拡散領域で形成しているが、
これより浅く例えば第７図のコレクタコンタクト領域
（28）と同様の拡散領域で形成してもかまわない。

このようにして形成したラテラルPNPトランジスタ
は、ベース・エミッタ接合に対するベース・コレクタ接
合の接合長が従来のものより短く、そのためにベース・
コレクタ接合が順バイアスになった時のコレクタからベ
ースへのホールの逆注入効率が小さい。従って同じ順バ
イアスが印加されとしても、本発明のものの方がエミッ
タからベースへのホールの注入量に対するコレクタから
ベースへのホールの逆注入量が少い為、それらの差によ
って生ずるコレクタ電流I_Cをより多く流すことができ、
相対的に飽和電圧V_CE（sat）を下げることができる。こ
れを一歩進めてエミッタ・ベース接合に対してコレクタ
・ベース接合の接合長を短くする手法も考えられるが、
活性領域でのh_FEがとれなくなってしまうので好ましく
ない。

第３図Ａ及び第３図Ｂは夫々第１図の本発明のものと
第７図の従来のものとのトランジスタ特性を示す。同図
から明らかな如く、本発明のものではI_Cの立上り特性に
優れるため、従来のものがIb＝１〔μＡ〕の時にV_CE＝5
0〔mV〕でようやくh_FE＝10程度になるのに対し、本発明
のものではIb＝１〔μＡ〕の時にV_CE＝35〔mV〕ですで
にh_FE＝10を超える。そしてV_CEが極端に低下した飽和領
域においては、コレクタからベースへのホールの逆注入
が勝り、且つ基板（31）との寄生PNPトランジスタによ
るもれ電流が無視できなくなるため、見かけ上エミッタ
からコレクタへと逆方向へ電流が流れてしまう。

今、第２図の回路図において、V_CC＝1.5Vで基準電圧
を十分に高く0.90Vに設定し、且つV_CCが1.0Vまで低下し
た時に最大振幅−0.04Vの電源リップルが重畳されたと
仮定すると、第５トランジスタ（８）のV_CEにはこれら
の残り電圧0.06Vしか印加されないことになる。V_CE＝0.
06Vで第３図Ａと第３図Ｂを比較してみると、従来のも
のが完全に飽和領域に入っているのに対して本発明のも
のでは今だある程度のh_FEを保っているのが判る。第５
トランジスタ（８）がある程度のh_FEを保っているなら
ば、このリップルフィルタは電源リップルを除去する働
きを保てる。従って本発明によれば、飽和電圧が小さく
なった分、リップル除去率が優れ、それによって出力電
圧を十分高く設定できるリップルフィルタを提供でき
る。

第４図は、本発明の第２の実施例を示す回路図で、
（41）はエミッタが共通接続された第１及び第２トラン
ジスタ（42）及び（43）を有する差動増幅回路、（44）
は第１及び第２分圧抵抗（45）及び（46）の接続中点に
得られる基準電圧を前記第１トランジスタ（42）のベー
スに印加するバイアス回路、（47）は前記第１トランジ
スタ（42）のコレクタ電流を反転する第１電流反転回
路、（48）は前記第２トランジスタ（43）のコレクタ電
流を反転する第２電流反転回路、（49）は前記第１電流
反転回路（47）の出力電流を更に反転する第３電流反転
回路、（50）乃至（52）は前記第２及び第３電流反転回
路（48）及び（49）の差電流を増幅する第３乃至第５ト
ランジスタ、（53）はエミッタが前記第３トランジスタ
（50）のコレクタに、ベースが前記第４トランジスタ
（51）のコレクタに接続された飽和検出用の検出トラン
ジスタ、及び（54）は該検出トランジスタ（53）の出力
信号により制御される制御トランジスタである。尚、
（55）は出力端子、（56）はリップル除去用のコンデン
サである。

本発明の第２の実施例は、出力トランジスタが飽和し
たことを検出する検出回路と、該検出回路の出力信号に
応じて基準電圧を低下させる手段とを設けた点を特徴と
する。

第５トランジスタ（52）が飽和しない通常動作状態に
おいては、第５トランジスタ（52）のh_FE（電流増幅
率）が高い為、そのベース電流が小となり、検出トラン
ジスタ（53）のベース電圧が高く保たれる。また、第３
トランジスタ（50）のコレクタ電圧が低い為、前記検出
トランジスタ（51）のエミッタ電圧も低く保たれる。従
って、前記検出トランジスタ（53）がオンすることは無
く、制御トランジスタ（54）もオンすることは無い。

電源リップルが大となったり、出力電流が大となって
第５トランジスタ（52）が飽和しh_FEが低下すると、前
記第５トランジスタ（52）のベース電流が過大となり、
第３及び第４トランジスタ（50）及び（51）も飽和す
る。その為、検出トランジスタ（53）のベース電圧がア
ース近くに低下し、前記検出トランジスタ（53）のエミ
ッタ電圧が電源電圧近くまで上昇する。その結果、前記
検出トランジスタ（53）がオンし、制御トランジスタ
（54）がオンして第１トランジスタ（52）のベース電
圧、すなわち基準電圧を低下させる。前記基準電圧が低
下すると、出力端子（55）に得られる出力電圧も低下
し、それによって第５トランジスタ（52）が飽和から解
除されるので、リップル除去率の悪化を防止出来る。

そして第５トランジスタ（52）として、本発明の特徴
とする如く第１図Ａ及び第１図Ｂに示したラテラルPNP
トランジスタを用いてある。本実施例によれば、第５ト
ランジスタ（52）が飽和しても回路的にそれを解除する
如く構成しているので、通常時のリップル除去率が優
れ、過大リップル時や負荷電流の増大時にもリップル除
去率の悪化を防止できる為、通常動作時の出力電圧を最
大に設定でき、且つ第５トランジスタ（52）の飽和電圧
が小さいので更に出力電圧を高く設定できる。しかも本
実施例によれば、リップル除去率が優れているので、例
えばV_CC＝1.5Vで減電圧特性を1.0Vまで補償するようなI
Cにも非常に容易に組み込むことができる。

第５図Ａ及び第５図Ｂは夫々本発明の第３の実施例を
説明するための断面図及び平面図で、一導電型半導体基
板（31）表面に積層して形成した逆導電型のエピタキシ
ャル層（32）と、基板（31）表面に埋込んで形成したN⁺
型の埋込層（33）と、この埋込層（33）を取囲むように
エピタキシャル層（32）を貫通したP⁺型の分離領域（3
4）と、分離領域（34）によって島状に形成した島領域
（35）と、島領域（35）表面に離間して交互に配設した
Ｐ型のエミッタ領域（36）及びコレクタ領域（37）と、
これらのエミッタ領域（36）とコレクタ領域（37）を一
括して囲むように形成したガードリング領域（38）とで
構成され、両端にエミッタ領域（36）を配設してある。
エミッタ領域（36）とコレクタ領域（37）とは同形状、
同サイズで形成してあり、それらの離間距離（ベース
幅）も全く同一にしてある。このようにして形成したラ
テラルPNPトランジスタは、トランジスタとして活性な
ベース・エミッタ接合とベース・コレクタ接合の接合長
は略等しいものの、エミッタ領域（36）を両端に配置し
たため、ガードリング領域（38）で防止しきれないエミ
ッタからベースへのホールの注入が作用し、結果的にベ
ース・エミッタ接合長を増したことに等しくなる。その
ため、第１図のラテラルPNPトランジスタより更に低電
圧領域での飽和電圧が小さくなる。

そして出力トランジスタとして上述したトランジスタ
を用いれば、前記第１、第２の実施例により更に特性改
善したリップルフィルタを構成できる。

（ト）発明の効果 以上説明した如く、本発明によれば、通常時のリップ
ル除去率に優れ、減電圧時においてもリップル除去率の
悪化が少く、且つ出力電圧を十分に高く設定できるリッ
プルフィルタを提供できる利点を有する。また、出力電
圧を十分高く設定できるので、減電圧特性に優れ、1.5V
や3.0Vの低電源電圧を用いる機器に利用して好適なリッ
プルフィルタを提供できる利点を有する。さらに本発明
の第２の実施例によれば、過大リップル時や負荷電流の
増大時にもリップル除去率が悪化せず、より一層出力電
圧を高く設定したリップルフィルタを提供できる利点を
有する。そして本発明によれば、第１図及び第５図のラ
テラルPNPトランジスタを構成するのに何ら付加的工程
を必要としないので、リップル除去用のコンデンサ（1
1）を除きIC化に即応したリップルフィルタを構成で
き、特にIc maxの点で外部のトランジスタを第５トラン
ジスタ（８）に並列接続した場合においても、特性良好
なリップルフィルタを構成できる利点を有する。

【図面の簡単な説明】

第１図Ａ及び第１図Ｂは夫々本発明に用いるラテラルPN
Pトランジスタを示す平面図及び断面図、第２図は本発
明のリップルフィルタを示す回路図、第３図Ａ及び第３
図Ｂは夫々本発明に用いるラテラルPNPトランジスタと
従来のラテラルPNPトランジスタのトランジスタ特性
図、第４図は本発明の第２の実施例を示す回路図、第５
図Ａ及び第５図Ｂは夫々本発明の第３の実施例を説明す
るための平面図及び断面図、第６図は従来のリップルフ
ィルタを説明するための回路図、第７図Ａ及び第７図Ｂ
は従来のラテラルPNPトランジスタを示す平面図及び断
面図、第８図Ａ乃至Ｃはリップル除去率を説明するため
の特性図である。 （３）は差動増幅回路、（４）（５）は分圧抵抗、
（８）は第５（出力）トランジスタ、（31）はＰ型半導
体基板、（36）はエミッタ領域、（37）はコレクタ領
域、（39）はガードリング領域である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】減電圧特性を有する電源で駆動される電子
   機器用のICに組み込まれたリップルフィルタであって、 エミッタが共通接統された第１及び第２トランジスタを
   含む差動増幅回路と、 前記第１トランジスタのベースに基準電圧を供給する手
   段と、 前記差動増輻回路の出力信号を電流増輻する出力トラン
   ジスタと、 前記第１トランジスタのベースに接続されたリップル除
   去用のコンデンサとを備え、 前記出力トランジスタの出力信号を前記第２トランジス
   タのベースに帰還して成るリップルフィルタにおいて、 一導電型の半導体基板の上に形成した逆導電型のエピタ
   キシャル層を不売りして形成した島領域をベース領域と
   し、 前記ベース領域の表面にストライプ状に形成した一導電
   型のエミッタ領域と、 前記エミッタ領域のストライプと平行に延在するように
   同じく前記ベース領域の表面に形成したストライプ状の
   一導電型のコレクタ領域と、 前記エミッタ領域とコレクタ領域とが各々前記ベース領
   域との間で形成するPN接合のうち、前記エミッタ領域と
   前記コレクタ領域とが相対向しないPN接合に接しなが
   ら、前記エミッタ領域とコレクタ領域とを囲むガードリ
   ング領域とを備え、 前記エミッタ領域とコレクタ領域とで互いに対向するPN
   接合の長さをほぼ等しくし、 前記ベース領域を前記出力トランジスタのベースとし、 前記エミッタ領域を前記出力トランジスタのエミッタと
   し、 前記コレクタ領域を前記出力トランジスタのコレクタと
   したことを特徴とするリップルフィルタ。