Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
KR101020452B1 - 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 기록 매체 - Google Patents
[go: Go Back, main page]

KR101020452B1 - 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 기록 매체 - Google Patents

기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 기록 매체 Download PDF

Info

Publication number
KR101020452B1
KR101020452B1 KR1020087023367A KR20087023367A KR101020452B1 KR 101020452 B1 KR101020452 B1 KR 101020452B1 KR 1020087023367 A KR1020087023367 A KR 1020087023367A KR 20087023367 A KR20087023367 A KR 20087023367A KR 101020452 B1 KR101020452 B1 KR 101020452B1
Authority
KR
South Korea
Prior art keywords
organic acid
substrate
substrate processing
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020087023367A
Other languages
English (en)
Other versions
KR20080104156A (ko
Inventor
히데노리 미요시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080104156A publication Critical patent/KR20080104156A/ko
Application granted granted Critical
Publication of KR101020452B1 publication Critical patent/KR101020452B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials
    • H10P70/234—Cleaning during device manufacture during, before or after processing of insulating materials the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0434—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

피처리 기판을 유지함과 동시에 해당 피처리 기판을 가열하는 유지대와, 상기 유지대를 내부에 구비한 처리용기와, 상기 처리용기 내에, 처리 가스를 공급하는 가스 공급부를 구비한 기판 처리 장치며, 상기 처리 가스는, 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드 중, 적어도 어느 하나를 포함하는 것을 특징으로 하는 기판 처리 장치.

Description

기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 기록 매체{METHOD OF SUBSTRATE TREATMENT, PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE, SUBSTRATE TREATING APPARATUS, AND RECORDING MEDIUM}
본 발명은, 금속 배선을 이용한 반도체 장치의 제조 방법에 관한 것이다．
반도체 장치의 고성능화에 따라，반도체 장치의 배선 재료로서 저항치가 작은 Cu을 이용하는 것이 널리 보급되어 왔다. 그러나, Cu는 산화되기 쉬운 성질을 가지고 있기 때문에, 예를 들면 다마신법 (Damascene Method)에 의해 Cu의 다층 배선 구조를 형성하는 공정에 있어서, 층간 절연막으로 부터 노출한 Cu 배선이 산화해 버릴 경우가 있다. 이 때문에， 산화된 Cu를 환원에 의해 제거(크리닝) 하기 위해서, NH3나 H2 등의 환원성을 가지는 가스가 이용되는 경우가 있었다.
그러나, NH3나 H2를 이용했을 경우에는, Cu의 환원 처리의 처리온도를 높게(예를 들면 300℃ 이상) 할 필요가 있었기 때문에, Cu 배선의 주위에 형성되어 있는, 이른바 Low-k 재료로 이루어지는 층간 절연막에 데미지가 발생하는 우려가 있 었다. 그 때문에, 예를 들면 포름산이나 초산 등을 기화해서 처리 가스로서 이용하여, Cu의 환원을 저온에서 실행하는 것이 제안되어 있다.
그러나, 상기의 포름산이나 초산은, 기판 처리 장치에 이용되는 금속재료에 대한 부식성이 강하고, 그 때문에 기판 처리를 실행할 경우에 피처리 기판이 금속으로 오염되는 우려가 있다.
예를 들면, 기판 처리 장치에 이용되는, 처리 가스나 원료를 수송하는 배관은, 스테인레스 합금 등의 금속재료에 의해 형성되어 있는 것이 대부분이다. 그러나, 포름산이나 초산은, 이러한 금속재료에 관한 부식성이 있고, 이 때문에, 기판 처리 장치가 금속으로 오염되어, 피처리 기판이 금속으로 오염될 수 있다.
[특허문헌1] 일본특허 제3373499호 공보
따라서, 본 발명에서는, 상기의 문제를 해결한, 신규이며 유용한 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 해당 기판 처리 방법을 기억한 기록 매체를 제공하는 것을 목적으로 하고 있다.
본 발명의 구체적인 과제는, 반도체 장치의 제조공정에 있어서, 금속 배선에 형성되는 산화막을 제거할 경우의 금속오염의 영향을 저감 하는 것이다.
본 발명의 제 1 관점에서는, 상기의 과제를, 절연막과 금속층이 형성 된， 피처리 기판의 기판 처리 방법이며, 상기 피처리 기판 상에, 유기산 암모늄 염(organic acid ammonium salt), 유기산 아민 염 (organic acid amine salt), 유기산 아미드 (organic acid amide), 및 유기산 하이드라지드 (organic acid hydrazide) 중, 적어도 어느 하나를 포함하는 물질의 증기를 공급함과 동시에 상기 피처리 기판을 가열하는 처리공정을 가지는 것을 특징으로 하는 기판 처리 방법에 의해, 해결한다.
또, 본 발명의 제 2 관점에서는, 상기의 과제를, 금속 배선과 층간 절연막을 포함한 반도체 장치의 제조 방법이며, 상기 금속 배선과 상기 층간 절연막이 형성된 피처리 기판 상에, 유기산 암모늄 염 , 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드 중, 적어도 어느 하나를 포함하는 물질의 증기를 공급함과 동시에 상기 피처리 기판을 가열하는 처리공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법에 의해, 해결한다.
또, 본 발명의 제 3의 관점에서는, 상기의 과제를, 피처리 기판을 유지함과 동시에 해당 피처리 기판을 가열하는 유지대와, 상기 유지대를 내부에 구비한 처리용기와, 상기 처리용기 내에, 처리 가스를 공급하는 가스 공급부를 구비한 기판 처리 장치이며, 상기 처리 가스는, 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드 중, 적어도 어느 하나를 포함하는 것을 특징으로 하는 기판 처리 장치에 의해, 해결한다.
또, 본 발명의 제 4의 관점에서는, 상기의 과제를, 피처리 기판을 유지함과 동시에 해당 피처리 기판을 가열하는 유지대와, 상기 유지대를 내부에 구비한 처리용기와, 상기 처리용기 내에, 처리 가스를 공급하는 가스 공급부를 구비한 기판 처리 장치에 의한 기판 처리 방법을, 컴퓨터에 의해 동작시키는 프로그램을 기억한 기록매체이며, 상기 기판 처리 방법은, 상기 피처리 기판 위로, 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드 중, 적어도 어느 하나를 포함하는 물질을 포함하는 상기 처리 가스를 공급함과 동시에 상기 피처리 기판을 가열하는 처리공정을 가지는 것을 특징으로 하는 기록 매체에 의해, 해결한다.
본 발명에 의하면， 반도체 장치의 제조공정에 있어서, 금속층에 형성되는 산화막을 제거할 경우의 금속오염의 영향을 저감 하는 것이 가능해진다.
도 1은 실시예 1에 의한 기판 처리 장치를 도시하는 도면이다.
도 2는 실시예 2에 의한 기판 처리 장치를 도시하는 도면이다.
도 3A는 실시예 3에 의한 반도체 장치의 제조 방법(기판 처리 방법)을 도시한 도면(그 1)이다.
도 3B는 실시예 3에 의한 반도체 장치의 제조 방법(기판 처리 방법)을 도시한 도면(그 2)이다.
도 3C는 실시예 3에 의한 반도체 장치의 제조 방법(기판 처리 방법)을 도시한 도면(그 3)이다.
도 3D는 실시예 3에 의한 반도체 장치의 제조 방법(기판 처리 방법)을 도시한 도면(그 4)이다.
도 3E는 실시예3에 의한 반도체 장치의 제조 방법(기판 처리 방법)을 도시한 도면(그 5)이다.
도 4는 도 1의 기판 처리 장치의 변형예이다.
다음으로, 본 발명의 실시예에 관해서 설명한다.
본 발명에 의한 기판 처리 방법은, 절연막과 금속층이 형성 된，피처리 기판의 기판 처리 방법이며, 상기 피처리 기판 상에, 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드 중, 적어도 어느 하나를 포함하는 물질의 증기(이하 처리가스라 칭하기도 함)를 공급하는 동시에 상기 피처리 기판을 가열하는 처리공정을 가지는 것을 특징으로 한다.
종래, 기판 처리에 이용되고 있는 포름산이나 초산은, 예를 들면 이것들의 가스(액체)를 공급하는 배관을 구성하는 스테인레스 합금 등의 금속재료에 대한 부식성이 있기 때문에, 기판 처리 장치 내가 금속으로 오염되어져, 그 때문에 피처리 기판이 금속으로 오염되어 버리는 우려가 있었다.
따라서, 본 발명에 의한 기판 처리 방법에서는, 금속재료에 관한 부식성이 적은, 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드 중, 적어도 어느 하나를 포함하는 물질의 증기를 이용하고 있는 것이 특징이다. 이 때문에，처리 가스를 공급하는 금속재료로 이루어지는 배관이나, 기판 처리 장치의 처리용기 등을 부식되게 하는 영향이 억제되어, 금속오염을 억제한 기판 처리가 가능하다.
또, 상기의 처리 가스는, 종래 이용되고 있었던 포름산이나 초산에 비해, 안 정되게 금속(예를 들면 Cu)의 산화막의 제거를 실행하는 것이 가능한 특징을 가지고 있다. 예를 들면, 포름산이나 초산의 증기로는, 모노머(monomer)와 다이머(dimer)의 쌍방이 형성되고, 또한 근소한 조건의 차이에 의해 이것들의 형성되는 비율이 크게 변동하기 때문에, 금속의 환원 반응이 불안정해질 경우가 있다.
본 발명에서는, 상기의 포름산이나 초산 대신, 안정되게 금속의 환원을 실행하는 것이 가능한 처리 가스를 이용하고 있어, 그 때문에, 금속의 환원을 안정되게, 효율적으로 실시하는 것이 가능해지고 있다.
또, 금속의 환원에 상기의 처리 가스를 이용하는 것으로, 금속의 환원 처리에 더하여, 금속 배선(예를 들면 Cu 배선)의 주위에 형성된 절연막(층간 절연막)의 탈수 처리를 실행하는 것이 가능하게 되는 효과를 나타낸다.
예를 들면, 금속 배선을 이용한 반도체 장치에서는, 배선 지연을 저감하기 위해서, Cu을 이용하여 배선 저항을 작게 함과 동시에, 층간 절연막에 유전율이 낮은, 이른바 Low-k 재료를 이용하는 것이 바람직하다.
상기의 Low-k 재료로 이루어지는 층간 절연막은, 막중에 수분을 함유하는 경우가 많고, 이 때문에 층간 절연막의 절연성의 저하나 유전율의 증대를 초래할 경우가 있었다. 따라서, 본 발명에 의한 기판 처리 방법에서는, 상기 처리 가스를 이용하는 것으로, 금속의 환원 처리와 함께 층간 절연막의 탈수 처리를 실행하는 것이 가능하게 되고 있다.
또, 상기 처리 가스를 이용한 Cu의 환원 처리 및 층간 절연막의 탈수 처리는, 저온(300℃ 이하)에서의 처리가 가능해서, 고온에서 데미지를 받기 쉬운 Low-k 재료로 이루어지는 층간 절연막을 이용한 반도체 장치의 형성에 적용하면 바람직하다.
다음으로, 상기의 기판 처리 방법, 해당 기판 처리 방법을 적용한 반도체 장치의 제조 방법, 해당 기판 처리 방법을 실시하는 기판 처리 장치, 및 해당 기판 처리 방법을 기억한 기록 매체의 구체적인 예에 대해서, 도면에 근거하여 이하에 설명한다.
실시예 1
도 1은, 본 발명의 실시예(1)에 의한 기판 처리 장치의 구성의 예를 모식적으로 나타낸 도이다. 도 1을 참조하면, 본 실시예에 의한 기판 처리 장치(100)는, 내부에 처리 공간(101A)이 형성되는 처리용기(101)을 가지고 있다. 상기 처리 공간(101A)에는, 피처리 기판(W)를 유지하고, 해당 피처리 기판(W)를 가열하는 히터(103A)가 설치된 유지대(103)가 설치되어 있다. 상기 히터(103A)는, 전원(104)에 접속되고 있어, 상기 피처리 기판(W)을 소망하는 온도로 가열하는 것이 가능하도록 구성되어 있다.
또, 상기 처리 공간(101A)은, 상기 처리용기(101)에 접속된 배기 라인(105)으로부터 진공배기 되어, 감압 상태로 유지된다. 상기 배기 라인(105)은, 압력조정 밸브(105A)를 거쳐서 배기 펌프(106)에 접속되어, 상기 처리 공간을 소망하는 압력의 감압 상태로 하는 것이 가능하게 되어 있다.
또, 처리용기(101)의, 상기 유지대(103)에 대향 하는 쪽에는, 예를 들면 샤워 헤드 구조로 이루어지는 가스 공급부(102)가 설치되어 있다. 상기 가스 공급 부(102)에는 가스 공급 라인(107)이 접속되어, 해당 가스 공급 라인(107)로부터, 예를 들면, 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드 중, 적어도 어느 하나를 포함하는 물질의 증기로 이루어지는 처리 가스가 공급된다.
상기 가스 공급부(102)에 공급된 처리 가스는, 상기 가스 공급부에 형성된 복수의 가스 구멍(102A)으로부터, 상기 처리 공간(101A)에 공급된다. 상기 처리 공간(101A)에 공급된 처리 가스는, 상기 히터(103A)에 의해 소정의 온도로 가열된 상기 피처리 기판(W)에 도달하고, 예를 들면 해당 피처리 기판(W)에 형성된 Cu 배선의 산화막의 제거 (Cu의 환원), 또는 해당 피처리 기판(W)에 형성된 절연막(층간 절연막)의 탈수 처리가 행하여진다.
상기 가스 공급 라인(107)에는, 밸브(108), 질량유량 컨트롤러(MFC)(109)가 설치되고, 또한 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드 중, 적어도 어느 하나를 포함하는 물질로 이루어지는 원료(110a)를 유지하는 원료 공급 수단(110)에 접속되어 있다. 상기 원료 공급 수단(110)에는, 히터(110A)가 설치되어, 상기 원료(110a)는, 해당 히터(110A)에 의해 가열되는 것으로 기화(또는 승화)한다. 기화한 상기 원료(110a)(처리 가스)는, 상기 가스 공급 라인(107)으로부터 상기 처리 공간(101A)에 공급된다.
또, 상기 원료(110a)를 기화 또는 승화시키는 경우나, 기화 또는 승화한 상기 원료(110a)(처리 가스)를 상기 처리 공간(101A)에 공급하는 경우에, 예를 들면 Ar이나 N2, 또는 He 등의 캐리어 가스를 이용하여, 해당 캐리어 가스와 함께 처리 가스가 상기 처리 공간(101A)에 공급되도록 해도 좋다. 또한, 이른바 유동성액체 주입물을 이용하는 기화기를 이용한 방법으로, 원료를 기화해도 좋다.
또, 상기 기판 처리 장치(100)의, 기판 처리에 관련되는 동작은, 제어 수단(100A)에 의해 제어되고, 또한 해당 제어 수단(100A)는, 컴퓨터(100B)에 기억되는 프로그램에 근거하여, 제어되는 구조로 되어 있다. 또, 이들의 배선은 도시를 생략하고 있다.
상기 제어 수단(100A)는, 온도 제어 수단(100a)와, 가스 제어 수단(100b), 및 압력 제어 수단(100c)을 가지고 있다. 상기 온도 제어 수단(100a)은, 상기 전원(104)을 제어하는 것으로 상기 유지대(103)의 온도를 제어하고, 해당 유지대(103)에 의해 가열되는 상기 피처리 기판(W)의 온도를 제어한다.
상기 가스 제어 수단(100b)은, 상기 밸브(108)의 개폐나, 상기 MFC(109)에 의한 유량 제어를 통괄하여, 상기 처리 공간(101A)에 공급되는 처리 가스의 상태를 제어한다. 또한, 상기 압력 제어 수단(100c)은, 상기 배기 펌프(106) 및 상기 압력조정 밸브(105A)의 개방도를 제어하여, 상기 처리 공간(101A)이 소정의 압력이 되도록 제어한다.
또, 상기 제어 수단(100A)은, 컴퓨터(100B)에 의해 제어되므로 상기 기판 처리 장치(100)는, 해당 컴퓨터(100B)에 의해 동작된다. 상기 컴퓨터(100B)는, CPU(100d), 기록 매체(100e), 입력 수단(100f), 메모리(100g), 통신 수단(100h), 및 표시 수단(100i)을 가지고 있다. 예를 들면, 기판 처리에 관련되는 기판 처리 방법의 프로그램은, 기록 매체(100e)에 기록되어 있어, 기판 처리는 해당 프로그램에 근거하여 행하여진다. 또한, 해당 프로그램은, 상기 통신 수단(100h)으로부터 입력되거나, 또는 상 기 입력 수단(100f)에 의해 입력되어도 좋다.
실시예 2
또, 상기의 실시예(1)에 의한 기판 처리 장치는, 이하에 나타낸 바와 같은 구성으로 변경해도 좋다. 도 2는 본 발명의 실시예(2)에 의한 기판 처리 장치(100X)를 모식적으로 나타낸 도이다. 단 도면 중, 먼저 설명한 부분에는 동일한 참조 부호를 부여하고, 설명을 생략한다. 또한, 특히 설명하지 않는 부분은 실시예(1)의 기판 처리 장치와 마찬가지로 한다.
도 2를 참조하면, 본 실시예에 의한 기판 처리 장치(100X)에서는, 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드 중, 적어도 어느 하나를 포함하는 물질의 증기에 가하여, 수증기(H2O)가 공급되는 구조로 되어 있다. 본 실시예에 의한 기판 처리 장치(100X)에서는, 상기 가스 공급부(102)에 접속되도록 가스 혼합부(반응 촉진실)(102B)가 설치되고, 또한 해당 가스 혼합부(102B)에는, 수증기 발생기(112)로부터 수증기(H2O)가 공급되도록 구성되어 있다.
이 경우 수증기는, 가스 공급 라인(111)으로부터, 상기 가스 공급부(102)의 외측에 설치된 반응 촉진실(102B)에 공급된다. 상기 반응 촉진실(102B)에는, 상기 가스 공급 라인(107)과 함께, 상기 가스 공급 라인(111)이 접속되어서, 상기 처리 가스와 H2O가 공급되어, 혼합된다. 혼합된 상기 처리 가스와 H2O는, 상기 가스 공급부(102)을 거쳐서, 상기 처리 공간(101A)에 공급된다. 또한, 상기 반응 촉진실(102B)의 외측에는, 히터(102b)이 설치되어, 상기 처리 가스와 H2O의 혼합 가스가 소정의 온도(해당 소정의 온도는 피처리 기판의 온도보다 높아도 좋다)로 가열되는 구조로 되어 있다.
또, 상기 가스 공급 라인(111)은, 수증기 발생기(112)에 접속되어 있다. 상기 수증기 발생기(112)에는, 가스 라인(113)으로부터 O2가, 가스 라인(117)으로부터 H2가 공급되어, 수증기가 생성된다. 상기 가스 라인(113)에는, 밸브(114), MFC(115)가 설치되어, O2 공급원(116)에 접속되어 있다. 마찬가지로, 상기 가스 라인(117)에는, 밸브(118), MFC(119)가 설치되어, H2 공급원(120)에 접속되어 있다. 상기 가스 제어 수단(100b)은, 상기 밸브(114, 118)의 개폐나, 상기 MFC(115, 119)의 제어, 또한 상기 수증기 발생기(112)의 제어를 실행하여, 상기 가스 공급 라인(111)으로부터 공급되는 H2O의 제어를 실행하고 있다.
상기의 기판 처리 장치를 이용하여 기판 처리를 실행하는 것으로, 상기 처리 공간(101A)에, 상기 처리 가스에 더해서 H2O를 공급하는 것이 가능해지고, Cu의 환원 처리가 더욱 안정되어, 바람직하다.
실시예 3
다음으로, 상기의 기판 처리 장치(100) 또는 기판 처리 장치(100X)를 이용 한, 반도체 장치의 제조 방법의 일례에 대해서, 도 3A∼도3E에 근거하여, 순서대로 설명한다.
우선, 도 3A에 나타낸 공정에 있어서의 반도체 장치로는, 실리콘으로부터 이루어지는 반도체 기판(상기 피처리 기판(W)) 상에 형성된 MOS 트랜지스터 등의 소자(도시하지 않음)를 덮도록 절연막, 예를 들면 실리콘 산화막(201)이 형성되어 있다. 해당 소자에 전기적으로 접속되어 있는, 예를 들면 W(텅스텐)로부터 이루어지는 배선층(도시하지 않음)과, 이것에 접속 된，예를 들면 Cu로부터 이루어지는 배선층(202)이 형성되어 있다.
또, 상기 실리콘 산화막(201) 상에는, 배선층(202)을 덮도록, 제 1 절연층(층간 절연막)(203)이 형성되어 있다. 상기 제 1의 절연층(203)에는, 홈부(204a) 및 홀부(204b)가 형성되어 있다. 상기 홈부(204a) 및 홀부(204b)에는, Cu에 의해 형성 된， 트렌치 배선과 비아 배선으로부터 이루어지는 배선부(204)가 형성되어, 이것이 전술한 배선층(202)과 전기적으로 접속된 구성이 되어 있다.
또, 상기 제 1 절연층(203)과 상기 배선부(204)의 사이에는 Cu 확산 방지막(204c)이 형성되어 있다. 상기 Cu 확산 방지막(204c)는, 상기 배선부(204)로부터 상기 제 1 절연층(203)에 Cu가 확산하는 것을 방지하는 기능을 가진다. 또한, 상기 배선부(204) 및 상기 제 1 절연층(203) 위를 덮도록 절연층(205)(Cu확산 방지층) 및 제 2 절연층(층간 절연막)(206)이 형성되어 있다.
이하에서는, 상기 제 2 절연층(206)에, 먼저 설명한 기판 처리 방법을 적용하여, Cu의 배선을 형성해서 반도체 장치를 형성하는 방법을 설명한다. 또, 상기 배선부(204)에 관해서도, 이하에 설명하는 방법으로 형성 하는 것이 가능하다.
도 3B에 나타내는 공정에서는, 상기 제 2 절연층(206)에, 홈부(207a) 및 홀부(207b)(해당 홀부(207b)는 상기 절연층(205)도 관통)을, 예를 들면 드라이 에칭법 등에 의해 형성한다. 여기에서, 상기 제 2 절연층(206)에 형성된 개구부보다, Cu로 이루어지는 상기 배선부(204)의 일부가 노출하게 된다. 노출한 상기 배선부(204)의 표층에는, 산화막(도시하지 않음)이 형성된다.
다음으로, 도3C에 나타내는 공정에 있어서, 상기 기판 처리 장치(100) 또는 상기 기판 처리 장치(100X)을 이용하여, 먼저 설명한 기판 처리 방법을 적용하여, 노출한 Cu 배선의 산화막의 제거(Cu의 환원 처리)를 실행한다. 이 경우, 피처리 기판 상에 기화 또는 승화 된， 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드 중, 적어도 어느 하나를 포함하는 물질(처리 가스)을 공급하는 동시에, 피처리 기판을 가열하고, Cu의 산화막 제거를 실행한다.
이 경우, 피처리 기판의 온도는, H2나 NH3을 이용하여 환원 처리를 실행할 경우에 비교해서, 저온으로 하는 것이 가능해서, 예를 들면 300℃ 이하에서의 처리가 가능하다. 또한, 예를 들면 층간 절연막이 열에 의한 데미지를 받기 쉬운 Low-k 재료(저유전율 재료)를 포함하는 경우, 본 실시예와 같이 300℃ 이하에 의한 저온에서 기판 처리가 가능해지는 것은 특히 바람직하다.
또, 피처리 기판의 온도는, 지나치게 낮으면 환원 반응이 충분히 촉진되지 않기 때문에, 100℃ 이상인 것이 바람직하다. 즉, 피처리 기판의 온도는, 100℃ 내 지 300℃인 것이 바람직하다.
또, 먼저 설명한 바와 같이, 본 공정에 있어서, Cu의 환원 처리를 실행함과 동시에, 층간 절연막의 탈수 처리를 실행하는 것이 가능하다. 이 경우, 상기 제 2 절연층(206)에 상기 처리 가스가 공급되어서 가열되는 것으로, 상기 제 2 절연층(206)의 탈수 처리가 촉진되어서, 해당 제 2 절연층(206)의 전기적인 특성이 양호하게 되는(예를 들면, 유전율의 저하, 내전압의 향상 등) 효과를 나타낸다.
이러한 탈수 처리에 의한 전기 특성의 개선의 효과는, 예를 들면 상기 제 2 절연층(206)이, 실리콘 산화막(SiO2막)의 경우이여도 얻을 수 있지만, 해당 제 2 절연층(206)이 흡수성의 큰, Low-k 재료로 이루어지는 경우, 특히 그 효과가 커진다. 이러한 저유전율 재료(저유전율 층간 절연막)의 예로서는, 예를 들면, 다공질막 혹은 불소를 포함하는 막 등이 있다.
또, Cu의 산화막제거의 처리를 안정되게, 또한 효율적으로 실행하기 위해서는, 상기 기판 처리 장치(100X)을 이용하여, 본 공정에 있어서 피처리 기판 상에 H2O를 공급하도록 해도 좋다. 또한, 이 경우, 층간 절연막의 탈수 효과에 따라, 공급되는 H2O의 양을 적절히 제어하는 것이 바람직하다. 즉, 층간 절연막의 흡수성이 보다 클 경우, 공급되는 H2O의 양을 적게(혹은 0으로) 하고, 층간 절연막의 흡수성이 작을 경우는, Cu의 환원 처리의 안정을 고려해서 공급되는 H2O의 양을 많게 하면 좋다.
또, 본 실시예에서 이용되는 처리 가스인, 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드를 구성하는 유기산은, 예를 들면 카복실산으로 이루어지는 것을 이용할 수 있다.
또, 본 실시예에서 이용되는 처리 가스인, 유기산 암모늄 염, 유기산 아민 염은, R1-COO-NR2R3R4R5(R1, R2, R3, R4, R5은, 수소원자 혹은 탄화수소기 혹은 탄화수소기를 구성하는 수소원자의 적어도 일부가 할로겐 원자로 치환된 관능기)로 표시되는 것이다. 구체적인 탄화수소기로서는, 알킬 기, 알케닐 기, 알키닐 기, 아릴 기 등을 들 수 있다. 구체적인 할로겐 원자로서는, 불소, 염소, 브롬, 옥소를 들 수 있다.
또, 유기산 암모늄 염, 유기산 아민 염의 예로서는, 유기산 암모늄(R1COONH4), 또는, 유기산메틸아민 염, 유기산에틸아민 염, 유기산t-부틸 아민 염 등의 일급 아민 염, 또는, 유기산 디메틸 아민 염, 유기산에틸 메틸아민 염, 유기산 디에틸 아민 염 등의 ２급 아민 염, 또는, 유기산 트리메틸아민 염, 유기산 디에틸 메틸아민 염, 유기산에틸 디메틸아민 염, 유기산 트리메틸아민 염 등의 ３급 아민 염, 또는, 유기산 테트라메틸 암모늄, 유기산 트리에틸 메틸 암모늄 등의 4급 암모늄 염이 있다.
또, 본 실시예에서 이용되는 처리 가스인, 유기산 아미드는, R6-CO-NH2(R6은, 수소원자 혹은 탄화수소기 혹은 탄화수소기를 구성하는 수소원자의 적어도 일부가 할로겐 원자에 치환된 관능기)로 표시되는 것이다. 구체적인 탄화수소기로서 는, 알킬 기, 알케닐 기, 알키닐 기, 아릴 기 등을 들 수 있다. 구체적인 할로겐 원자로서는, 불소, 염소, 취소, 옥소를 들 수 있다. 예를 들면, 유기산 아미드의 예로서는, 카복실산 아미드(RCONH2)가 있다.
또, 본 실시예에서 이용되는 처리 가스인, 유기산 하이드라지드는, R7-CO-NH-NH2(R7은, 수소원자 혹은 탄화수소기 혹은 탄화수소기를 구성하는 수소원자의 적어도 일부가 할로겐 원자에 치환된 관능기)로 표시되는 것이다. 구체적인 탄화수소기로서는, 알킬 기, 알케닐 기, 알키닐 기, 아릴 기 등을 들 수 있다. 구체적인 할로겐 원자로서는, 불소, 염소, 브롬, 옥소를 들 수 있다.
또, 상기의 유기산의 예로서는, 카복실산이 있고, 예를 들면, 초산, 포름산, 프로피온산, 낙산 (butry acid), 초산포름산, 및 길초산 등이 있다.
상기의 도 3C의 공정에 있어서, 예를 들면, 처리 가스의 유량은 1 내지 1000 sccm, 상기 처리 공간(101A)의 압력은, 1 내지 1000Pa, 피처리 기판의 온도는, 100 내지 300℃, 처리 시간은, 1 내지 180초로서, 상기의 처리를 실행할 수 있다. 또한, 수증기를 이용할 경우에는, 수증기의 유량은, 1 내지 1000 sccm로 하는 것이 바람직하다. 또한, 상기 반응 촉진실(102B)의 온도는, 피처리 기판의 온도보다 높은 것이 바람직하다.
다음으로, 도 3D에 나타내는 공정에 있어서, 상기 홈부(207a) 및 상기 홀부(207b)의 내벽면을 포함하는 상기 제 2 절연층(206)상, 및 상기 배선부(204)의 노출면에, Cu 확산 방지막(207c)의 성막을 실행한다. 상기 Cu확산 방지막(207c)은, 예를 들면 고융점 금속막이나 이것들의 질화막, 또는 고융점 금속막과 질화막의 적층막으로부터 이루어진다. 예를 들면 해당 Cu확산 방지막(207c)은, Ta/TaN막, WN막,또는 TiN막 등으로 이루어지고, 스퍼터법이나 CVD법 등의 방법에 의해, 형성 하는 것이 가능하다. 또한, 이러한 Cu확산 방지막은, 소위 ALD법에 의해 형성 하는 것도 가능하다.
다음으로 도 3E에 나타내는 공정에 있어서, 상기 홈부(207a) 및 상기 홀부(207b)을 포함한， 상기 Cu확산 방지막(207c) 위에, Cu로 이루어지는 배선부(207)을 형성한다. 이 경우, 예를 들면 스퍼터법이나 CVD법에서 Cu로 이루어지는 시드층을 형성한 후, Cu의 전기장 도금에 의해, 상기 배선부(207)을 형성 할 수 있다. 또한, CVD법이나 ALD법에 의해, 상기 배선부(207)을 형성해도 좋다.
배선부(207)을 형성 후, 화학기계연마(CMP)법에 의해 기판 표면을 평탄화한다.
또, 본 공정 후에, 또한 상기 제 2 절연층의 상부에 제 2+n(n은 자연수)의 절연층을 형성하고, 각각의 절연층에 상기의 방법에 의해 Cu로 이루어지는 배선부를 형성하고, 다층 배선 구조를 가지는 반도체 장치를 형성 하는 것이 가능하다.
또, 본 실시예에서는, 듀얼 다마신법을 이용하여, Cu의 다층 배선 구조를 형성할 경우를 예로 들어서 설명했지만, 싱글 다마신법을 이용하여 Cu의 다층 배선 구조를 형성할 경우에도 상기의 방법을 적용할 수 있는 것은 명확하다.
또, 본 실시예에서는, 절연층에 형성되는 금속 배선으로서, 주로 Cu 배선을 예로 들어서 설명했지만, 이것에 한정되는 것은 아니다. 예를 들면, Cu의 이외에, Ag, W, Co, Ru, Ti, Ta 등의 금속(배선)에 대하여도 본 실시예를 적용하는 것이 가능하다.
또, 본 발명을 실시 가능한 기판 처리 장치는, 실시예 1 또는 실시예 2에서 설명한 기판 처리 장치에 한정되지 않고, 다양하게 변형·변경이 가능하다. 예를 들면, 도 4는, 실시예 1에 기재한 기판 처리 장치(100)의 변형 예인, 기판 처리 장치(100Y)이다. 단 도면 중, 먼저 설명한 부분에는 동일한 참조 부호를 부여하고, 설명을 생략한다.
도 4를 참조하면, 상기 기판 처리 장치(100Y)에서는, 상기 기판 처리 장치(100)에 설치된 상기 원료 공급 수단(110)대신에, 원료 공급 수단(310)이 설치되어 있다. 상기 원료 공급 수단(310)은, 이른바 버블링 방식으로 상기 원료(110a)를 기화 혹은 승화시켜서 상기 가스 공급 라인(107)으로부터 상기 처리 공간(101A)에 공급하는 것이 가능하게 구성되어 있다.
상기 원료 공급 수단(310)에는, 가스 라인(311)에서 캐리어 가스로서 불활성 가스(예를들면 He 등)가 공급되어, 기화 혹은 승화한 원료는 해당 캐리어 가스와 함께 처리용기에 공급된다.
이와 같이, 본 실시예에 의한 반도체 장치의 제조 방법에서는, Cu에 형성되는 산화막의 제거를, 금속오염의 영향을 저감하고, 안정되고 효율적으로 실행하는 것이 가능하고, 또한 Cu의 산화막의 제거와 함께, 층간절연막의 탈수 처리를 실행하는 것이 가능하다. 이 때문에， 상기의 방법에서는, 종래는 별도의 공정에서 실행하고 있었던 Cu의 산화막 제거와 층간절연층의 탈수 처리를 실질적으로 동시에 실행하는 것이 가능하게 되고, 반도체 장치의 제조공정이 단순하게 되어 있다.
또, 상기의 실시예에서는, 금속층의 산화막 제거와 층간절연층의 탈수 처리를 동시에 실행하는 예에 대해서 설명하고 있지만, 본 발명은 이것에 한정되는 것은 아니다. 예를 들면, 실질적으로 금속층의 산화막 제거를 실행하지 않고, 층간 절연막의 탈수 처리만을 단독으로 실행하는 것도 가능하다. 이 경우, 처리 가스로서, 상기의 실시예 중에 기재한 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드를 이용하는 것이 가능하다. 이 경우, 기판 처리 방법, 및 기판 처리 장치에 대해서는, 상기의 실시예 중에 기재한 경우와 같은 방법, 장치를 이용하여 마찬가지로 실행하는 것이 가능하다.
이상, 본 발명을 바람직한 실시예에 대해서 설명했지만, 본 발명은 상기의 특정한 실시예에 한정되는 것은 아니고, 특허청구의 범위에 기재한 요지내에 있어서 여러 가지 변형·변경이 가능하다.
예를 들면, 상기의 실시예에서는, 절연층에 대하여 에칭을 실행해서 형성된 개구부에 노출한 하층 배선의 Cu 표면 산화막을 제거하는 공정에 대하여, 본 발명의 기판 처리 방법을 적용하고 있지만, 다른 공정에서 Cu의 표면 산화막을 제거할 경우에 본 발명을 적용해도 좋다.
예를 들면, 시드층 혹은 배선층을 형성한 후, 혹은 CMP을 실행한 후에 대하여 본 발명을 적용해도 좋다.
본 발명에 의하면， 반도체 장치의 제조공정에 있어서, 금속 배선에 형성되는 산화막을 제거할 경우의 금속오염의 영향을 저감 하는 것이 가능해진다.
본 국제출원은, 2006년 3월 27일에 출원한 일본특허출원 2006-086565호에 근거하는 우선권을 주장하는 것이며, 2006-086565호의 전 내용을 본 국제출원에 원용한다.

Claims (23)

  1. 절연막과 금속층이 형성된 피처리 기판의 기판 처리 방법에 있어서,
    상기 피처리 기판 상에, 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드 중, 적어도 어느 하나를 포함하는 물질의 증기를 공급함과 동시에 상기 피처리 기판을 가열하는 처리공정을 가지되,
    상기 처리공정에서는, 상기 금속층에 형성된 산화막이 제거되며, 상기 절연막의 탈수 처리가 행하여지는 것을 특징으로 하는
    기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 금속층은, Cu로 이루어지는 것을 특징으로 하는
    기판 처리 방법.
  3. 제 2 항에 있어서,
    상기 처리공정의 상기 피처리 기판의 온도가, 100℃ 내지 300℃인 것을 특징으로 하는
    기판 처리 방법.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 절연막은, 다공질막 또는 불소를 포함하는 막 중 어느 하나를 포함하는 것을 특징으로 하는
    기판 처리 방법.
  7. 제 1 항에 있어서,
    상기 처리공정에서는, 상기 피처리 기판 위로 상기 물질과 함께 H2O가 공급되는 것을 특징으로 하는
    기판 처리 방법.
  8. 제 1 항에 있어서,
    상기 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드를 구성하는 유기산은, 카복실산인 것을 특징으로 하는
    기판 처리 방법.
  9. 금속 배선과 층간 절연막을 포함한 반도체 장치의 제조 방법에 있어서,
    상기 금속 배선과 상기 층간 절연막이 형성된 피처리 기판 상에, 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드 중, 적어도 어느 하나를 포함하는 물질의 증기를 공급함과 동시에 상기 피처리 기판을 가열하는 처리공정을 포함하되,
    상기 처리공정에서는, 상기 금속 배선에 형성된 산화막이 제거되며, 상기 층간 절연막의 탈수 처리가 행하여지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 금속 배선은, Cu로 이루어지는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 처리공정의 상기 피처리 기판의 온도가, 100℃ 내지 300℃인 것을 특징으로 하는
    반도체 장치의 제조 방법.
  12. 삭제
  13. 삭제
  14. 제 9 항에 있어서,
    상기 층간 절연막은, 다공질막 또는 불소를 포함하는 막 중 어느 하나를 포함하는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  15. 제 9 항에 있어서,
    상기 처리공정에서는, 상기 피처리 기판 위로 상기 물질과 함께 H2O가 공급되는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  16. 제 9 항에 있어서,
    상기 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드를 구성하는 유기산은, 카복실산인 것을 특징으로 하는
    반도체 장치의 제조 방법.
  17. 피처리 기판을 유지함과 동시에 해당 피처리 기판을 가열하는 유지대와, 상기 유지대를 내부에 구비한 처리용기와, 상기 처리용기 내에, 처리 가스를 공급하는 가스 공급부를 구비한 기판 처리 장치에 있어서, 상기 처리 가스는, 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드 중, 적어도 어느 하나를 포함하되,
    상기 피처리 기판에는, 금속층과 절연막이 형성되어 있으며, 상기 처리용기 내에 상기 처리 가스가 공급되는 것에 의해, 상기 금속층에 형성된 산화막이 제거되고, 상기 절연막의 탈수 처리가 되는 것을 특징으로 하는
    기판 처리 장치.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제 17 항에 있어서,
    상기 처리용기 내에 H2O를 공급하는 H2O 공급 수단을 또한 가지는 것을 특징으로 하는
    기판 처리 장치.
  22. 제 21 항에 있어서,
    상기 H2O 공급 수단은, 수증기 발생기를 포함하는 것을 특징으로 하는
    기판 처리 장치.
  23. 금속층과 절연막이 형성되어 있는 피처리 기판을 유지함과 동시에 해당 피처리 기판을 가열하는 유지대와,
    상기 유지대를 내부에 구비한 처리용기와,
    상기 처리용기 내에, 처리 가스를 공급하는 가스 공급부를 구비한 기판 처리 장치에 의한 기판 처리 방법을, 컴퓨터에 의해 동작시키는 프로그램을 기억한 기록 매체에 있어서,
    상기 기판 처리 방법은, 상기 피처리 기판 위로, 유기산 암모늄 염, 유기산 아민 염, 유기산 아미드, 및 유기산 하이드라지드 중, 적어도 어느 하나를 포함하는 물질을 포함하는 상기 처리 가스를 공급함과 동시에 상기 피처리 기판을 가열하는 처리공정을 가지되, 상기 처리공정에서는, 상기 금속층에 형성된 산화막이 제거되며, 상기 절연막의 탈수 처리가 행하여지는 것을 특징으로 하는
    기록 매체.
KR1020087023367A 2006-03-27 2007-03-13 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 기록 매체 Expired - Fee Related KR101020452B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006086565 2006-03-27
JPJP-P-2006-00086565 2006-03-27

Publications (2)

Publication Number Publication Date
KR20080104156A KR20080104156A (ko) 2008-12-01
KR101020452B1 true KR101020452B1 (ko) 2011-03-08

Family

ID=38541047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087023367A Expired - Fee Related KR101020452B1 (ko) 2006-03-27 2007-03-13 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 기록 매체

Country Status (5)

Country Link
US (1) US20090087995A1 (ko)
JP (1) JPWO2007111126A1 (ko)
KR (1) KR101020452B1 (ko)
CN (1) CN101410954B (ko)
WO (1) WO2007111126A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5941623B2 (ja) * 2011-03-25 2016-06-29 東京エレクトロン株式会社 処理方法および記憶媒体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243502A (ja) * 2002-02-18 2003-08-29 Ulvac Japan Ltd 有機酸を用いた金属接続装置
JP2004235415A (ja) * 2003-01-30 2004-08-19 Nec Electronics Corp 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423200B1 (en) * 1999-09-30 2002-07-23 Lam Research Corporation Copper interconnect seed layer treatment methods and apparatuses for treating the same
US6852242B2 (en) * 2001-02-23 2005-02-08 Zhi-Wen Sun Cleaning of multicompositional etchant residues
JP4583678B2 (ja) * 2001-09-26 2010-11-17 富士通株式会社 半導体装置の製造方法及び半導体装置用洗浄液
JP2005072384A (ja) * 2003-08-26 2005-03-17 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
JP2005347587A (ja) * 2004-06-04 2005-12-15 Sony Corp ドライエッチング後の洗浄液組成物および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243502A (ja) * 2002-02-18 2003-08-29 Ulvac Japan Ltd 有機酸を用いた金属接続装置
JP2004235415A (ja) * 2003-01-30 2004-08-19 Nec Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20090087995A1 (en) 2009-04-02
CN101410954B (zh) 2010-06-02
JPWO2007111126A1 (ja) 2009-08-13
CN101410954A (zh) 2009-04-15
KR20080104156A (ko) 2008-12-01
WO2007111126A1 (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
JP7169072B2 (ja) 選択的パッシベーションおよび選択的堆積
TWI772634B (zh) 製造熱穩定之低介電常數鰭式場效電晶體間隔物之方法
KR20190101893A (ko) 고품질 에칭 저항성 갭필 유전체 막의 퇴적 및 리플로우를 위한 방법
US20030224600A1 (en) Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
JP2018085502A (ja) 酸化アルミニウムエッチング停止層の蒸着
US7144802B2 (en) Vapor deposition of benzotriazole (BTA) for protecting copper interconnects
JP7803157B2 (ja) 凹部にルテニウムを埋め込む方法、及び装置
WO2015001991A1 (ja) 被処理体の処理方法
JP4039385B2 (ja) ケミカル酸化膜の除去方法
TW200811999A (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer program and storage medium
JP2014510397A (ja) インシトゥ水酸化システム
TW201203315A (en) Preferential dielectric gapfill
JP2009094340A (ja) 基板処理装置のメタル汚染低減方法
KR101020452B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 기록 매체
KR101061675B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 기록 매체
US20050199877A1 (en) Silicon germanium surface layer for high-k dielectric integration
JP7722014B2 (ja) 基板表面に形成された凹部に対してルテニウムを埋め込む方法及び装置
JP2010192738A (ja) Ｃｕ膜の成膜方法および記憶媒体
KR100922905B1 (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
US20160300731A1 (en) Methods of etchback profile tuning
WO2008010489A1 (fr) Procédé et appareil de formation de film
JP4504051B2 (ja) Ｃｖｄ装置
JP4787073B2 (ja) 処理方法および処理装置
JP5384165B2 (ja) 基板処理方法
WO2025079541A1 (ja) 成膜方法、半導体デバイスの製造方法、及び成膜システム

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20180301

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20180301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000