「"activation region"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a motor controller capable of suppressing the heat generation amount, even at driving in a self-activation region, and to provide an original document reader and a motor control method.例文帳に追加

自起動領域での駆動においても、発熱量を抑えることが可能なモータ制御装置、原稿読取装置およびモータ制御方法を提供すること。 - 特許庁

In the trench 14, thin silicon oxide films 15B are formed in a region to be a transistor activation region on the N-type semiconductor layer 12.例文帳に追加

トレンチ１４において、Ｎ−型半導体層１２のうちトランジスタの活性化領域となる領域には薄いシリコン酸化膜１５Ｂが形成される。 - 特許庁

A CPU determines whether or not a foot treadle is at a position belonging to an activation region, which is a position at which the foot treadle is depressed back to or beyond a treadle back position (Pb1) (S90).例文帳に追加

ＣＰＵは、足踏みペダルの位置が踏み返し位置（Ｐｂ１）以上踏み返された位置である駆動領域に属するか否かを判断する（Ｓ９０）。 - 特許庁

A segment where a gate wiring pattern and an activation region overlap on each other is extracted as a gate pattern from the input mask design data 601 in a gate region extraction section 603.例文帳に追加

入力されたマスク設計データ６０１からゲート配線パタンと活性化領域とが重なり合う部分をゲート領域抽出部６０３でゲートパタンとして抽出する。 - 特許庁

The integrated circuit package comprises an image engine 300 configured as an IC structure having one or more activation region 308 for irradiating, capturing and decoding a decodable indicia.例文帳に追加

復号可能な証印を照射し、撮像し、復号化するための一つ以上の活性化領域３０８を有するIC構造として造られるイメージ・エンジン３００から成る。 - 特許庁

To stably manufacture a semiconductor device by measuring the size of a gate electrode on the activation region of a circuit pattern or a QC pattern, with high accuracy in a size inspection stage.例文帳に追加

寸法検査工程において、回路パターンまたはＱＣパターンの活性化領域上のゲート電極寸法を高精度に計測し、半導体装置を安定して製造する。 - 特許庁

If the position of the foot treadle belongs to the activation region, the CPU inhibits a cloth pressing member from being moved to a pressing position (S170), and turns on a thread tension solenoid to apply tension to a needle thread (S180).例文帳に追加

駆動領域に属する場合、ＣＰＵは、布押え部材の押え位置への移動を禁止し（Ｓ１７０）、糸調子ソレノイドをＯＮにして上糸に張力を付加する（Ｓ１８０）。 - 特許庁

The sub-decoder elements are arranged in a plurality of columns, an activation region (ARR) in which the sub-decoder elements are formed is arranged by reversing its layout in a Y direction and deviating in an X direction by one sub-decoder element.例文帳に追加

サブデコーダ素子を複数列に配置し、サブデコーダ素子が形成される活性領域（ＡＲＲ）を、Ｙ方向においてそのレイアウトを反転させかつ１サブデコーダ素子分Ｘ方向にずらせて配置する。 - 特許庁

As described above, since activation annealing is performed by use of the radiant heat, it is possible to reduce a difference in temperatures between an end of an activation region and an element isolation region, similarly to the case of using a diffusion furnace.例文帳に追加

このように、輻射熱を用いて活性化アニールが行われるため、活性領域端と素子分離領域との温度差は、拡散炉を用いた場合と同様に小さくすることができる。 - 特許庁

A wiring width profile is acquired from image data to be measured, and the dimensions of a lower layer, such as, the width and pitch of the activation region are acquired from a design database; and an activation analysis region is set with the width and pitch acqired, and the position from an end of the image is denoted as (x).例文帳に追加

測定対象の画像データから、配線幅プロファイルを取得し、設計データベースから活性化領域の幅やピッチなどの下層レイヤの寸法を取得し、活性上解析領域を幅、およびピッチで設定し、画像の端からの位置をｘとする。 - 特許庁

The p/n-inversion region caused by thermal donor generation is formed at a depth position not contacting the device activation region and the depletion region to be formed so as to contact therewith when heat treatment at 450°C for one hour is applied, and the depth position exceeds 8 μm from the surface.例文帳に追加

前記サーマルドナー発生に起因するｐ／ｎ反転部は、４５０℃にて１時間加熱する処理を行った場合に、デバイス活性領域およびそれに接して形成される空乏層領域には接しない深さ位置に形成され、そして、その深さ位置は、表面から８μｍを超えるものである。 - 特許庁

Rather than the method for manufacturing the device to include a step of forming a device region having a regular structure, it includes a step of employing a substantially regular structural part as advice activation region, after positively masking an irregular structural part in a formed porous layer.例文帳に追加

本発明におけるデバイス製造方法は、規則的な構造を有する多孔質層のデバイス領域を形成するのではなく、形成された多孔質層から積極的に不規則な構造部分をマスキングし、実質的に規則的な構造部分のみをデバイス活性領域として用いる。 - 特許庁

To obtain a semiconductor device and its manufacturing method, which can restrict increase in a chip area more than in the case where a diffusion resistance in an activation region is used, without increasing the number of wires, and the number of times (the number of steps) of a mask overlap, and to reduce variations in the resistance value.例文帳に追加

配線数およびマスク重ね合わせ回数（工程数）を増加させることなく、フィールドの活性化領域上の拡散抵抗を用いた場合よりチップ面積の増加を抑制し、また、抵抗値のばらつきを低減できる半導体装置およびその製造方法を得る。 - 特許庁