「NMOSFET」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

An output signal Vo is led from the common connection interconnecting the drains of PMOSFET 12 and NMOSFET 14.例文帳に追加

またPMOSFET 12及びNMOSFET 14の各ドレインを結ぶ共通接続点から出力信号Voが導出される。 - 特許庁

The P channel region 37 of a gate 40b of an enhanced NMOSFET 200 may be performed with the same donor-doping as the N channel region 38 of the depressed NMOSFET 100, for doping of the acceptor with more dose amount for inversion to form.例文帳に追加

エンハンスメントNMOSFET 200 のゲート電40b のＰチャネル領域37に、デプレッションNMOSFET 100 のＮチャネル領域38と同じドナードーピングをおこない、より多いドーズ量のアクセプタのドーピングをおこなって反転させて形成してもよい。 - 特許庁

An N channel region 38 under a gate 40a of a depression NMOSFET 100 is doped with the same acceptor as a P channel region 37 of an enhanced NMOSFET 200, for a donor doping with more dose amount, for inversion to form.例文帳に追加

デプレッションNMOSFET 100 のゲート電40a の下のＮチャネル領域38に、エンハンスメントNMOSFET 200 のＰチャネル領域37と同じアクセブタのドーピングをおこない、より多いドーズ量のドナードーピングをおこなって反転させて形成する。 - 特許庁

An nMOSFET 10 for cutting a fuse is formed on a silicon substrate 1 and a fuse F connected with the nMOSFET 10 for cutting a fuse is formed on that silicon substrate.例文帳に追加

シリコン基板１にヒューズ切断用のｎＭＯＳＦＥＴ１０を形成し、このシリコン基板にヒューズ切断用のｎＭＯＳＦＥＴ１０と繋がったヒューズＦを形成する。 - 特許庁

The first part is almost equal to an area where the drain area of an NMOSFET is formed.例文帳に追加

第１部分は、ＮＭＯＳＦＥＴのドレイン領域が形成される予定の領域にほぼ等しい。 - 特許庁

A semiconductor device 1000 comprises an NMOSFET 100A and a PMOSFET 100B.例文帳に追加

半導体装置１０００は、ＮＭＯＳＦＥＴ１００Ａと、ＰＭＯＳＦＥＴ１００Ｂとを有する。 - 特許庁

The idle current control circuit 16 is composed of a resistance R3 and an NMOSFET MN1.例文帳に追加

アイドル電流制御回路１６は抵抗Ｒ３とＮＭＯＳＦＥＴ ＭＮ１から構成される。 - 特許庁

An NMOSFET 10 is formed on a semiconductor substrate 100 and has a base 104 and a source 102.例文帳に追加

ＮＭＯＳＦＥＴ１０は半導体基板１００に形成され、ベース１０４とソース１０２を備える。 - 特許庁

An nMOSFET Qn has a gate electrode 4 on a substrate 1 with a gate insulating film 3 interposed.例文帳に追加

ｎＭＩＳＦＥＴＱｎは、基板１上にゲート絶縁膜３を介してゲート電極４を有している。 - 特許庁

In an nMOSFET 10, a gate electrode 13 is formed of a silicide layer composed of NiSi.例文帳に追加

ｎＭＯＳＦＥＴ１０では、ゲート電極１３がＮｉＳｉで構成されたシリサイド層で形成されている。 - 特許庁

The sensor has an NMOSFET for each probe 2 as the switch array of the signal processing circuit 3.例文帳に追加

このセンサは、信号処理回路３のスイッチアレイとして、ＮＭＯＳＦＥＴを各プローブ２毎に備えている。 - 特許庁

A drain D of an nMOSFET 11 (or pMOSFET 12) and the input of an inner device are connected to an input terminal Vin, and the source S and gate of the nMOSFET 11 are both connected to a ground GND (or a power supply Vdd).例文帳に追加

入力端子ＶinにはｎＭＯＳＦＥＴ１１（またはｐＭＯＳＦＥＴ１２）のドレインＤおよび内部素子の入力部が接続され、ソースＳとゲートＧは共にグランドＧＮＤ（または電源Ｖdd）に接続されている。 - 特許庁

Each probe 2 is a protrusion formed by crystal growth using the drain (high-density diffusion layer) of the NMOSFET as a base.例文帳に追加

各プローブ２は、ＮＭＯＳＦＥＴのドレイン（高濃度拡散層）を下地として結晶成長させた突起である。 - 特許庁

The inversion voltage of the first nMOSFET is decided by impurity concentration of the channel area 4 and the pocket area 9.例文帳に追加

第１ｎＭＯＳＦＥＴの反転電圧は、チャネル領域４及びポケット領域９の不純物濃度によって定まる。 - 特許庁

Only the first nMOSFET is provided with, further, a p-type channel area 4 whose concentration is higher than the substrate area 1a.例文帳に追加

第１ｎＭＯＳＦＥＴのみ、基板領域１ａよりも高濃度のｐ型チャネル領域４をさらに備えている。 - 特許庁

An NMOSFET 4 generates a pulse voltage, and the transmitting side inductor 3 originates a first signal by this pulse voltage.例文帳に追加

ＮＭＯＳＦＥＴ４がパルス電圧を発生させ、送信側インダクタ３がこのパルス電圧により第１信号を発信する。 - 特許庁

When a clock signal supplied to the gate electrode of an NMOSFET 6 is on a high level, it is in a standby state.例文帳に追加

ＮＭＯＳＦＥＴ６のゲート電極に供給されるクロック信号がハイレベルのときには待機状態になっている。 - 特許庁

An NMOSFET 28 is driven by the level shift signal, and a charged electric charge is emitted from a drain electrode of the NMOSFET 28 to output a transition signal showing the transition of the potential of the drain electrode to 0V as a second signal.例文帳に追加

さらにレベルシフト信号により、ＮＭＯＳＦＥＴ２８を駆動させ、ＮＭＯＳＦＥＴ２８のドレイン電極から充電されていた電荷が放出されてドレイン電極の電位が０Ｖへ遷移する遷移信号を第２信号として出力する。 - 特許庁

As a result, the threshold voltage of the NMOSFET 10 is reduced, and access speed of the NMOS field electric transistor is improved.例文帳に追加

これによって、ＮＭＯＳＦＥＴ１０の閾値電圧が低減し、ＮＭＯＳ電界効果トランジスタのアクセス速度が向上する。 - 特許庁

To provide a production method of a semiconductor device not causing such problems as variations of the characteristic, the lowering of the yield and the degradation of the reliability even when forming transverse NMOSFET and a trench-type NMOSFET on the same semiconductor substrate.例文帳に追加

横型ＮＭＯＳＦＥＴとトレンチ型ＮＭＯＳＦＥＴを同一半導体基板の上に形成した場合でも、特性ばらつき、歩留まりの低下、信頼性劣化等の問題が生じない半導体装置の製造方法を提供することが課題となる。 - 特許庁

The semiconductor integrated circuit is provided with a substrate bias voltage supply means for supplying a substrate bias voltage to an MOSFET configuring the logic circuit, thereby supplying a substrate bias voltage for decreasing a threshold voltage of an NMOSFET and increasing a threshold voltage of a PMOSFET in a test mode for detecting short circuit failure.例文帳に追加

論理回路を構成するMOSFETに基板バイアス電圧を供給する基板バイアス電圧供給手段を設け、ショート不良を検出するための試験モード時に、NMOSFETの閾値電圧を低くし、PMOSFETの閾値電圧を高くする基板バイアス電圧を供給する。 - 特許庁

To provide a method for producing an Si nMOSFET device and a Ge pMOSFET device on the same semiconductor substrate.例文帳に追加

ＳｉのｎＭＯＳＦＥＴデバイスと、ＧｅのｐＭＯＳＦＥＴデバイスとを、同じ半導体基板の上に作製する方法を提供する。 - 特許庁

In the semiconductor device having the NMOSFET 100, a high-concentration layer (p^+) containing a p-type impurity at a concentration higher than that in the other portion of the channel region 13 of the NMOSFET 100 is provided in a specific portion of the channel region 13 adjoining a source.例文帳に追加

ＮＭＯＳＦＥＴ１００を有する半導体装置であって、このＮＭＯＳＦＥＴ１００のチャネル領域１３のうちソースと隣接する特定部分には、当該チャネル領域１３の他の部分よりもＰ型の不純物濃度が高い高濃度層（Ｐ^＋）が設けられている。 - 特許庁

An n^+-type source region 133 of an nMOSFET and connected to a VS terminal is formed in the main surface of the p-well 131.例文帳に追加

ｎＭＯＳＦＥＴが有する、ＶＳ端子に接続されたｎ^+型ソース領域１３３は、ｐウェル１３１の主面内に形成されている。 - 特許庁

An n^+-type source region 133 connected to a COM terminal and owned by an nMOSFET is formed in the main surface of a p-well 131.例文帳に追加

ｎＭＯＳＦＥＴが有する、ＣＯＭ端子に接続されたｎ^+型ソース領域１３３は、ｐウェル１３１の主面内に形成されている。 - 特許庁

To realize a low threshold voltage in both an nMOSFET and a pMOSFET of an ultrathin CMOS transistor, using a metal gate electrode structure.例文帳に追加

金属ゲート電極構造を用いた極微細ＣＭＯＳトランジスタのｎＭＯＳＦＥＴ、ｐＭＯＳＦＥＴともに低い閾値電圧を実現する。 - 特許庁

To provide a method for manufacturing a semiconductor device for acquiring different desired thresholds between a pMOSFET and an nMOSFET.例文帳に追加

ｐＭＯＳＦＥＴとｎＭＯＳＦＥＴとの間で異なる所望のしきい値を得ることが可能な半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device comprising an NMOSFET and a PMOSFET that have satisfactory current characteristics, and a method of manufacturing the same.例文帳に追加

ＮＭＯＳＦＥＴおよびＰＭＯＳＦＥＴがともに良好な電流特性を有する半導体装置およびその製造方法を提供する。 - 特許庁

To provide a manufacturing method capable of obtaining a fully silicided phase in a composition suitable for an NMOSFET and a PMOSFET with a small number of processes.例文帳に追加

ＮＭＯＳＦＥＴおよびＰＭＯＳＦＥＴに適した組成のフルシリサイド相を、少ない工程数で、容易に得ることが可能な製造方法を提供すること。 - 特許庁

To suppress the growth of an SiGe layer in NMOSFET and to suppress the occurrence of a defective shape of an SiGe layer of PMOSFET.例文帳に追加

ＮＭＯＳＦＥＴにＳｉＧｅ層が成長されることを抑制し、かつＰＭＯＳＦＥＴのＳｉＧｅ層の形状不良の発生を抑止する。 - 特許庁

To provide a semiconductor device in which a gate of nMOSFET and a gate of pMOSFET are formed by different low-resistance materials from each other, and a method of manufacturing the semiconductor device.例文帳に追加

ｎＭＯＳＦＥＴのゲートとｐＭＯＳＦＥＴのゲートとが異なる低抵抗材料で形成された半導体装置とその製造方法を提供する。 - 特許庁

An NMOSFET is equipped with an Si-Ge layer 12 sandwiched in between N+ drain/source diffusion layers 11 formed inside an Si substrate 10.例文帳に追加

ＮＭＯＳＦＥＴは、Ｓｉ基板１０の内部にトランジスタのソース又はドレインであるｎ^+ 拡散層１１に挟まれてＳｉ−Ｇｅ層１２が形成されている。 - 特許庁

The method for manufacturing a semiconductor device includes a step wherein after P+ ions are implanted into a polysilicon film 7 in an nMOSFET region Rn, a heat treatment is given to diffuse phosphorus into a lower portion of the film 7.例文帳に追加

ｎＭＯＳＦＥＴ領域Ｒｎのポリシリコン膜７に、Ｐ+ のイオン注入を行った後、リンをポリシリコン膜７の下部にまで拡散させるために熱処理を行う。 - 特許庁

The adiabatic charging clock not re-utilizing electric charges is generated by a CMOS inverter comprising a pMOSFET and an nMOSFET with a sufficiently greater ON resistance connected together.例文帳に追加

この電荷を再利用しない断熱充電クロックは、ＯＮ抵抗の十分大きいｐＭＯＳＦＥＴとｎＭＯＳＦＥＴを接続したＣＭＯＳインバータにより生成する。 - 特許庁

Meanwhile at the NMOSFET, the positive fixed charge in the gate insulating film 106 raises the channel impurity concentration, resulting in a decreased operation current.例文帳に追加

一方、ＮＭＯＳＦＥＴにおいてはゲート絶縁膜１０６中の正の固定電荷によってチャネル不純物濃度を高くすることになり、動作電流を減少させることになる。 - 特許庁

A tungsten silicide film 32 and a nitride film 11 are deposited on a polycrystalline silicone film 7, NMOSFET gate formation mask 31a, and PMOSFET gate formation mask 31b.例文帳に追加

多結晶シリコン膜７、ＮＭＯＳＦＥＴゲート形成用マスク３１ａ、ＰＭＯＳＦＥＴゲート形成用マスク３１ｂ上に、タングステンシリサイド膜３２、窒化膜１１を堆積させる。 - 特許庁

To obtain a P type gate electrode of an NMOSFET which can function surely as a P^+ type gate electrode (metal-like gate electrode) by maintaining high concentration of P type impurities.例文帳に追加

ＮＭＯＳＦＥＴのＰ型ゲート電極のＰ型不純物濃度を高濃度に保って確実にＰ^＋型ゲート電極（メタルライクなゲート電極）として機能できるようにする。 - 特許庁

After gate electrodes 14 and gate insulating films 13 of a pMOSFET, an nMOSFET and a ferrodielectric FET are formed individually, source regions 15 and drain regions 16 of the nMOSFET and the ferrodielectric FET are formed separately with the formation of source regions 17 and drain regions 18 of the pMOSFET by ion implantation of impurities.例文帳に追加

ｐＭＯＳＦＥＴ，ｎＭＯＳＦＥＴ及び強誘電体ＦＥＴの各ゲート電極１４及び各ゲート絶縁膜１３をそれぞれ形成した後、不純物のイオン注入により、ｎＭＯＳＦＥＴ及び強誘電体ＦＥＴの各ソース領域１５及び各ドレイン領域１６の形成と、ｐＭＯＳＦＥＴのソース領域１７及びドレイン領域１８の形成とに分けて行なう。 - 特許庁

After each gate electrode 14 and each gate insulating film 13 of a pMOSFET, an nMOSFET and the ferroelectrics FET are formed, respectively, the formation of each source region 15 and each drain region 16 of the nMOSFET and the ferroelectrics FET and the formation of each source region 17 and each drain region 18 of the pMOSFET are carried out separately by ion implantation of impurities.例文帳に追加

ｐＭＯＳＦＥＴ，ｎＭＯＳＦＥＴ及び強誘電体ＦＥＴの各ゲート電極１４及び各ゲート絶縁膜１３をそれぞれ形成した後、不純物のイオン注入により、ｎＭＯＳＦＥＴ及び強誘電体ＦＥＴの各ソース領域１５及び各ドレイン領域１６の形成と、ｐＭＯＳＦＥＴのソース領域１７及びドレイン領域１８の形成とに分けて行なう。 - 特許庁

After fluorine ions are injected into a region for forming a PMOSFET with a high threshold and a region for forming an NMOSFET under different injection conditions, a gate oxide film 16 is formed, thus making thinner the gate oxide film in the PMOSFET with a high threshold than that in the NMOSFET with a high threshold.例文帳に追加

高い閾値のＰＭＯＳＦＥＴを形成すべき領域及び高い閾値のＮＭＯＳＦＥＴを形成すべき領域に対して、それぞれ異なる注入条件でフッ素イオンを注入した後、ゲート酸化膜１６を形成することにより、高い閾値のＰＭＯＳＦＥＴにおけるゲート酸化膜を、高い閾値のＮＭＯＳＦＥＴにおけるゲート酸化膜より薄くする。 - 特許庁

The floating reference circuit 13, high withstand voltage NMOSFET 14 and high withstand voltage PMOSFET 17 are respectively enclosed with insulating trenches 16, 19 and 20, and high withstand voltage characteristics are achieved.例文帳に追加

なお、浮遊基準回路１３、高耐圧ＮＭＯＳＦＥＴ１４、高耐圧ＰＭＯＳＦＥＴ１７は、それぞれ絶縁分離用トレンチ１６、１９、２０で囲まれており、高耐圧化されている。 - 特許庁

To provide a semiconductor device wherein the thickness of a offset spacer film or a gate side wall film can be changed in an nMOSFET and a pMOSFET, and optimization of the MOSFET is easy.例文帳に追加

ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴとにおいてオフセットスペーサの膜厚あるいはゲート側壁膜の膜厚を変更でき、ＭＯＳＦＥＴの最適化が容易な半導体装置を提供する。 - 特許庁

To provide a semiconductor device in which mobility of a carrier is improved by applying a distortion to channels of an nMOSFET and a pMOSFET, and also to provide the manufacturing method of the same semiconductor device.例文帳に追加

ｎＭＯＳＦＥＴ及びｐＭＯＳＦＥＴのチャネル部分にひずみを与えることで、キャリア移動度を向上させた半導体装置及びその製造方法を提供する。 - 特許庁

To provide a gate electrode of nMOSFET which can control flat band voltage and does not show much deterioration of characteristics even when exposed to high temperature during semiconductor-device manufacturing processes.例文帳に追加

フラットバンド電圧を制御できるとともに、半導体デバイス製造プロセスで使用される高温に曝されても特性の劣化が少ない、ｎＭＯＳＦＥＴのゲート電極を与える。 - 特許庁

To improve CMOSFET performance by setting an appropriate face density of hafnium to be introduced to a region between a gate insulating film and a gate electrode with pMOSFET and nMOSFET.例文帳に追加

ゲート絶縁膜とゲート電極の間の領域に導入するハフニウムを、ｐＭＯＳＦＥＴとｎＭＯＳＦＥＴで、適した面密度とすることで、ＣＭＯＳＦＥＴの性能向上を図る。 - 特許庁