「CK2」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Each part of the LSI is initialized by the clock CK2 and a reset signal R.例文帳に追加

このクロックＣＫ２およびリセット信号ＲによってＬＳＩの各部が初期化される。 - 特許庁

When the period of time of the transfer signal CK1(CK2) being "L" and other transfer signal CK2(CK1) being "L" is the light cycle, the shift length of the output timing in the transfer signals CK1 and CK2 to each group is within the light cycle at the maximum.例文帳に追加

転送信号ＣＫ１(ＣＫ２)が「Ｌ」となってから他方の転送信号ＣＫ２(ＣＫ１)が「Ｌ」になるまでの期間を点灯周期としたとき、各グループに対する転送信号ＣＫ１、ＣＫ２の出力タイミングのずれ量は、最大で点灯周期以内とする。 - 特許庁

There are provided an indoloquinoxaline carboxylic acid derivative expressed by general formula of the figure or its pharmacologically allowable salt, and a CK2 inhibitor containing the same as an active component.例文帳に追加

本発明は、以下の一般式で示されるインドロキノキサリンカルボン酸誘導体又はその薬理学的に許容される塩、及びそれを有効成分として含有するCK2阻害剤を提供する。 - 特許庁

While using a clock CK2 based on an analog video signal, a memory 12 stores the analog video signal.例文帳に追加

アナログ映像信号に基づくクロックＣＫ２を用いて、メモリ１２はアナログ映像信号を記憶する。 - 特許庁

Meanwhile, the transistor Q9 is driven in accordance with a clock signal /CLK of the second clock terminal CK2.例文帳に追加

一方、トランジスタＱ９は第２クロック端子ＣＫ２のクロック信号／ＣＬＫに応じて駆動される。 - 特許庁

A frequency dividing circuit divides the first clock signals CK1 to generate second clock signals CK2.例文帳に追加

分周回路は第１クロック信号ＣＫ１を分周して第２クロック信号ＣＫ２を生成する。 - 特許庁

The FF 101 and the FF 102 have clock terminals CK1, CK2, and fetches a clock signal clk.例文帳に追加

ＦＦ１０１およびＦＦ１０２は、クロック端子ＣＫ１，ＣＫ２を有しており、クロック信号ｃｌｋを取り込む。 - 特許庁

Corresponding to 'L' and 'H' of an input signal DT, clock signals CK1 and CK2 are selected by a selector 14.例文帳に追加

入力信号ＤＴの“Ｌ”，“Ｈ”に応じて、セレクタ１４でクロック信号ＣＫ１，ＣＫ２が選択される。 - 特許庁

Next, when a clock signal CK1 or CK2 (a phase of the CK1 is different from that of CK2 by 180 degrees) supplied to a drain of the TFT 22 is varied to a high level, this level is outputted as an output signal of the stage.例文帳に追加

次に、ＴＦＴ２２のドレインに供給されるクロック信号ＣＫ１またはＣＫ２（ＣＫ１とＣＫ２は、位相が１８０°異なる）がハイレベルに変化すると、これが当該段の出力信号として出力される。 - 特許庁

Also, when stored data DO is synchronized with the clock signal CK2 to be read, the value of the flag signal F2 is reversed.例文帳に追加

また、記憶データＤＯがクロック信号ＣＫ２に同期して読み出される時、フラグ信号Ｆ２の値が反転する。 - 特許庁

The functional blocks 1, 2 and 3 have clock buffers CK1, CK2 and CK3, respectively.例文帳に追加

機能ブロック１、機能ブロック２および機能ブロック３は、それぞれクロックバッファＣＫ１、ＣＫ２およびＣＫ３を有する。 - 特許庁

Since CO2=1 in a clock signal TCK2 in the figure (A), a waveform on the launch side of a clock signal CK2 is masked.例文帳に追加

（Ａ）のクロック信号ＴＣＫ２は、ＣＯ２＝１であるため、クロック信号ＣＫ２のラウンチ側の波形がマスクされる。 - 特許庁

A detector 22 obtains a pulse width PW by measuring between a rise and a fall edge of the ST, a generator 23 generates a CK2 corresponding to the baud rate from the PW, and a reception controller 24 fetches the data from the CK2.例文帳に追加

検出部２２でＳＴの立下り及び立上りエッジ間を計測してパルス幅ＰＷを求め、生成部２３でＰＷからボーレートに対応したＣＫ２を生成し、受信制御部２４でＣＫ２によりデータ部を取り込む。 - 特許庁

A service provider server 3 encrypts an operating key K using the common key CK2 in the SAM 4, appends a signature due to the secret key SK1 to the encrypted operating key and generates an encrypted operating key E [CK2, K].例文帳に追加

サービス提供者サーバ３は、ＳＡＭ４にて、運用鍵Ｋを共通鍵ＣＫ２を用いて暗号化すると共に、暗号化した運用鍵に秘密鍵ＳＫ１による署名を付与し、暗号化運用鍵Ｅ［ＣＫ２、Ｋ］を生成する。 - 特許庁

The service provider server 3 writes the encrypted operating key E [CK2, K] into the terminal 2 via an information setter server 1.例文帳に追加

サービス提供サーバ３は、情報設定者サーバ１を介して、暗号化運用鍵Ｅ［ＣＫ２、Ｋ］を端末２に書き込む。 - 特許庁

A clock for initialization generation circuit 4 is started at the same time as power-on and generates a clock CK2 for initialization.例文帳に追加

初期化用クロック発生回路４は、電源投入と同時に起動され、初期化用のクロックＣＫ２を発生する。 - 特許庁

A register 22 samples a data signal D at the timing of a clock signal CK2 and outputs a write data signal WD.例文帳に追加

レジスタ２２は、データ信号Ｄをクロック信号ＣＫ２のタイミンングで取り込み、ライトデータ信号ＷＤを出力する。 - 特許庁

A first flip flop 11 synchronizes the original clock S1A with a second clock CK2, and outputs a signal S1B.例文帳に追加

第１のフリップフロップ１１は原クロックＳ１Ａを第２のクロックＣＫ２に同期させ、信号Ｓ１Ｂとして出力する。 - 特許庁

The frequency dividing circuit is reset by the pit synchronization signals and adjusts the phase of the second clock signals CK2.例文帳に追加

分周回路はピット同期信号によってリセットされ、第２クロック信号ＣＫ２の位相を調整することができる。 - 特許庁

An input selection circuit 1 makes a selection as to whcih of input clocks CK1, CK2, CK3 received from an external device is to be given to an input frequency counter circuit 5 and a 1/N counter 2 on the basis of a selection signal G.例文帳に追加

入力選択回路1は、図示しない外部装置から入力される入力クロックCK1,入力クロックCK2及び入力クロックCK3のいずれを、入力周波数計数回路5及び1/Nカウンタ2へ出力するかの選択を選択信号Gに基づいて行う。 - 特許庁

A time correction means 3 corrects the time of clock CK2 using time information sent by an administration center at a specific period.例文帳に追加

時刻修正手段３は監視センタ１が所定周期で送信する時刻情報により時計ＣＫ２の時刻を修正する。 - 特許庁

The FF 103 has a clock terminal CK3, and fetches the clock signal in parallel to the clock terminal CK2 of the FF 102.例文帳に追加

また、ＦＦ１０３は、クロック端子ＣＫ３を有しており、ＦＦ１０２のクロック端子ＣＫ２と並列にクロック信号を取り込む。 - 特許庁

The PLL 11 for resolution conversion receives a clock signal CK1 to generate a clock signal CK2 of a frequency after resolution conversion.例文帳に追加

解像度変換用ＰＬＬ１１は、クロック信号ＣＫ１を受け、解像度変換後の周波数のクロック信号ＣＫ２を生成する。 - 特許庁

A selection means 41 selects one synchronous clock between the first synchronous clock CK1 and the second synchronous clock CK2.例文帳に追加

選択手段４１は、前記第１同期クロックＣＫ１及び前記第２同期クロックＣＫ２のうち一方の同期クロックを選択する。 - 特許庁

Each time when a pulse 206 is inputted, a clock controller 26 determines the amounts of delay of the clock CK1 of an A/D conversion portion 20 and the clock CK2 of a latch driver 22 from an input clock CLK respectively, and adjusts the clock skews of the clocks CK1 and CK2.例文帳に追加

クロック制御部２６は、パルス２０６が入力される毎に、Ａ／Ｄ変換部２０のクロックＣＫ１とラッチ・ドライバ２２のクロックＣＫ２それぞれについて、入力クロックＣＬＫに対する遅延量を決定し、クロックＣＫ１とＣＫ２のクロックスキューを調整する。 - 特許庁

A communication channel state estimate circuit 24 estimates a communication channel state based on a rear clock CK2 that is also fed to a retransmission buffer 14, and properly adjusts the correction quantity of a correction circuit 206 of a buffer residual amount measurement circuit 20 such as time constant of a low-pass filter depending on the state.例文帳に追加

通信路状態推定回路24は、再送バッファ14への読出しクロックCK2 に基づいて通信路状態を推定して、その状態に応じてバッファ残量計測回路20の補正回路206 における補正量、たとえば、ローパスフィルタの時定数を適宜調整する。 - 特許庁

An oversampling clock generation circuit 13 generates an oversampling clock CK1; and a frequency dividing circuit 14 generates a frequency dividing clock CK2.例文帳に追加

オーバーサンプリングクロック生成回路１３はオーバーサンプリングクロックＣＫ１を生成し、分周回路１４は分周クロックＣＫ２を生成する。 - 特許庁

A clock signal generating circuit 14 generates a first clock signal CK1 and a second clock signal CK2 based on the compared results.例文帳に追加

クロック信号発生回路１４は比較結果に基づいて、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２を生成する。 - 特許庁

This invention provides a transmission circuit, that outputs digital data received by itself and before the transmission with/without making them inverted, depending on the phase difference between clock signals CK1, CK2 or samples the data synchronous with the clock signal CK2 and outputs the sampled data with/without inversion.例文帳に追加

クロック信号ＣＫ１とクロック信号ＣＫ２の位相差によって、伝送回路に入力された伝送前デジタルデータを、そのまま若しくは反転させて出力するか、クロック信号ＣＫ２に同期してサンプリングしそのまま若しくは反転させて出力するか、のいずれかの動作を行う伝送回路。 - 特許庁

A stereo modulator 20 operates on the basis of a second clock CK2 having a second frequency f2 higher than the first frequency f1 and being asynchronous.例文帳に追加

ステレオ変調器２０は、第１周波数ｆ１より高く、かつ非同期である第２周波数ｆ２の第２クロックＣＫ２にもとづいて動作する。 - 特許庁

Consequently, the power consumption in a specified period in a non-active period of the clock signals CK1 and CK2 corresponding to an active period of the other clock signal is reduced.例文帳に追加

これによってクロック信号ＣＫ１・ＣＫ２の非アクティブ期間のうち、他方のクロック信号のアクティブ期間にあたる特定期間の消費電力を削減する。 - 特許庁

A selection circuit 3 outputs the clock CK2 to be outputted from the clock for initialization generation circuit 4 to each part of the circuit in the case of the power-on.例文帳に追加

選択回路３は、電源投入時において初期化用クロック発生回路４から出力されるクロックＣＫ２を回路各部へ出力する。 - 特許庁

A pulse generating part 84 generates reference clock pulses CK1, CK2 to change system speed based on the information of a pulse rate transferred from CPU 81.例文帳に追加

パルス発生部８４は、ＣＰＵ８１から転送されたパルスレート情報に基づいて、システムスピードを切り換えるための基準クロックパルスＣＫ１，ＣＫ２を発生する。 - 特許庁

A clock changeover switch 16 selects the oversampling clock CK1 in periods before and after the edge timing, and selects the frequency dividing clock CK2 in the other periods.例文帳に追加

クロック切替スイッチ１６は、エッジタイミングの前後の期間ではオーバーサンプリングクロックＣＫ１を選択し、それ以外の期間では分周クロックＣＫ２を選択する。 - 特許庁

A third image processing section 906 transfers the selected pixel data, in units of pixel, to the post-stage at clock CK2 higher than the first clock CK1.例文帳に追加

第３の画像処理部９０６は、この選択された画素データを、第１クロックＣＫ１よりも高速のクロックＣＫ２で画素単位で後段に転送する。 - 特許庁

A clock pulse CK1 different in phase from a clock pulse CK2 for driving the output circuit 70 is input to the input side of the transfer gate circuit 50.例文帳に追加

出力回路７０を駆動するクロックパルスＣＫ２とは位相の異なるクロックパルスＣＫ１をトランスファーゲート回路５０の入力側に入力する。 - 特許庁

A signal generating circuit 100 outputs transfer signals CK1 and CK2 having a different output timing with respect to each of the first group Gr1 to the eighth group Gr8.例文帳に追加

信号発生回路１００は、第１グループＧｒ１〜第８グループＧｒ８毎に、出力タイミングを異ならせた転送信号ＣＫ１、ＣＫ２を出力する。 - 特許庁

Clock signals ck1, ck2 of which the trailing parts are inclined are input to respective shift circuits of the shift register constituting the scanning driver as clock signals.例文帳に追加

走査ドライバを構成するシフトレジスタの各シフト回路に、クロック信号として、立ち下がり部分が“傾斜”したクロック信号ｃｋ１，ｃｋ２を入力する。 - 特許庁

An internal oscillator 54 generates internal cycle signals CT_-INT/CTP_-INT, BCT_-INT which are out of synchronization with the synchronization clock signals CK1, CK2 and have predetermined frequencies.例文帳に追加

内部発振器（５４）は、同期クロック信号（ＣＫ１、ＣＫ２）と非同期で、所定の周波数を有する内部周期信号（ＣＴ＿ＩＮＴ／ＣＴＰ＿ＩＮＴ、ＢＣＴ＿ＩＮＴ）を生成する。 - 特許庁

When the signal UF1 obtained by synchronizing the signal F1 with a clock signal CK2 is reversed in accordance with this, a read enabling signal RO is changed to a high level.例文帳に追加

これに応じて、信号Ｆ１をクロック信号ＣＫ２に同期化した信号ＵＦ１が反転すると、読み出し許可信号ＲＯはハイレベルに変化する。 - 特許庁

In order to test a memory 105 operated by a first clock CK1, this circuit is provided with a first test pattern generation section 101 operated by a second clock CK2 to generate test data, and a second test pattern generation section 102 operated by a third clock CK3 which is the inverted clock of the second clock CK2 to generate test data.例文帳に追加

第１のクロックＣＫ１で動作するメモリ１０５をテストするために、第２のクロックＣＫ２で動作し、テストデータを生成する第１のテストパターン生成部１０１と、第２のクロックＣＫ２の反転クロックである第３のクロックＣＫ３で動作し、テストデータを生成する第２のテストパターン生成部１０２とを設ける。 - 特許庁

The respective thyristors are sequentially turned on in response to the transfer clocks CK1, CK2 alternately output from the output circuits 21 and 22 and to be alternately switched at a high level and a low level.例文帳に追加

各サイリスタは、出力回路２１、２２から出力され、かつ交互にハイレベルとローレベルとが切り替わる転送クロックＣＫ１，ＣＫ２に応じて順次オンする。 - 特許庁

To a FF group 12 as a head in the hard macro 10A, a clock signal CK1 is given which lags behind a clock signal CK2 to be given to a FF group 1 on an input side.例文帳に追加

ハードマクロ１０Ａ内の先頭のＦＦ群１２には、入力側のＦＦ群１に与えられるクロック信号ＣＫ２よりも遅れたクロック信号ＣＫ１が与えられる。 - 特許庁

To a FF group 16 as a tail in the hard macro 10A, a clock signal CK3 is given which advances over a clock signal CK2 to be given to a FF group 4 on an output side.例文帳に追加

また、ハードマクロ１０Ａ内の後尾のＦＦ群１６には、出力側のＦＦ群４に与えられるクロック信号ＣＫ２よりも進んだクロック信号ＣＫ３が与えられる。 - 特許庁

The counter circuit 30 transmits the clock signal CK2 for a period T1 longer than the period corresponding to a valid fetching area t of the image data when a pulse of an HD signal from the image input part 21 is inputted, and stops transmission of the signal CK2 for a period T2 from elapse of the time T1 to the input of a pulse of the HD signal.例文帳に追加

このカウンタ回路３０は、画像入力部２１からのＨＤ信号のパルスが入力されると、画像データの有効取込領域ｔに対応する期間よりも長い期間Ｔ_1、クロック信号ＣＫ_2を送出し、その期間Ｔ_1が経過してから次のＨＤ信号のパルスが入力されるまでの期間Ｔ_2、クロック信号ＣＫ_2の送出を停止させる。 - 特許庁