「CLK.」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Further, the encryption apparatus inhibits encryption of the other data, that is, data ADF, DID, DBN, DC, CLK, ECC, CS.例文帳に追加

また、暗号化装置は、それ以外のデータ、即ち、ADF,DID,DBN,DC,CLK,ECC,CSの暗号化を禁止する。 - 特許庁

Inverters INV1-INV4 receive the drive pulse signal CLK to output signals ND1-ND4, respectively.例文帳に追加

インバータINV1〜INV4は、駆動パルス信号CLKを入力し、それぞれ信号ND1、ND2、ND4およびND4を出力する。 - 特許庁

An input circuit outputting an internally complementary signal clkz and a clkz bar which respond to an externally complementary signal CLK and a CLK bar consists of input circuits 2d and 2e being as 1st and 2nd differential amplifier circuits.例文帳に追加

外部相補信号CLK ，CLK バーを応答した内部相補信号clkz，clkzバーを出力する入力回路は、第１，第２の差動増幅回路としての入力回路２ｄ，２ｅで構成される。 - 特許庁

The normal CLK is read in accordance with the rise of the normal CLK, and the inverted data are read in accordance with the rise of inverted CLK.例文帳に追加

そして、通常ＣＬＫの立ち上がりに合わせて通常ＣＬＫを読み出し、反転ＣＬＫの立ち上がりに合わせて反転データを読み出す。 - 特許庁

To securely fetch a serial data sin which is asynchronous with a clock clk, so as to convert into a parallel data dat[0]-dat[N-1].例文帳に追加

クロックclkとは非同期のシリアルデータsinを確実に取り込んでパラレルデータdat[0]〜dat[N-1]に変換する。 - 特許庁

Further, the data transmitting apparatus 1 embeds information of a clock signal clk in the serial data to be output.例文帳に追加

さらに、データ送信装置１は、出力するシリアルデータにクロック信号clkの情報を埋め込む。 - 特許庁

A reference clock CLK (first clock CLK) is delayed by 1/4 cycle to form a second clock CLK2.例文帳に追加

基準ＣＬＫ（第１クロックＣＬＫ）を１／４周期遅延させ第２クロックＣＬＫ２を生成する。 - 特許庁

A CLK generating section 17 generates a CLK on the basis of the signal received from the amplifier and thereafter transmits the CLK signal to the identification recovery section.例文帳に追加

ＣＬＫ生成部１７では増幅部から送出された信号を基にＣＬＫを生成した後、識別再生部にＣＬＫ信号を送出する。 - 特許庁

The A/D12 executes sampling based on a first CLK, and the A/D14 executes sampling based on a second CLK.例文帳に追加

Ａ／Ｄ１２は第１ＣＬＫに基づきサンプリングし、Ａ／Ｄ１４は第２ＣＬＫに基づきサンプリングする。 - 特許庁

Since the CLK is an output of the synchronizing circuit 26, a phase error between the CLK and the iCLK can be kept within the permissible error.例文帳に追加

ＣＬＫは同期回路２６の出力なので、ｉＣＬＫとの位相誤差を許容誤差内にできる。 - 特許庁

The AND gate 5 gates the CLK signal with output of the OR gate and supplies it to the scan flip-flop.例文帳に追加

ＡＮＤゲート５はCLK信号をＯＲゲートの出力でゲートしてスキャンフリップフロップに供給する。 - 特許庁

A system clock CLK and a synchronizing signal SYN for operating head data are generated based on the counted value of the counter CPC.例文帳に追加

システムクロックCLK 及び、ヘッドデータ処理用同期信号HDSYN は、カウンタCPC の計数値に基づいて生成される。 - 特許庁

The input circuit 2d is provided with a pair of transistors to which the signal CLK and the CLK bar are respectively inputted and outputs an externally positive-phase signal clkz amplified from an output node according to the operation of each transistor.例文帳に追加

入力回路２ｄは、外部相補信号CLK ，CLK バーがそれぞれ入力される一対のトランジスタを備え、各トランジスタの動作に基づいて、出力ノードから増幅した内部正相信号clkzを出力する。 - 特許庁

The command (data) outputted from the host in synchronization with CLK is identified by a memory card 190, and a response is returned to the host.例文帳に追加

ホストからCLKに同期して出力されたコマンド（データ）はメモリカード190で識別されて、レスポンスをホストに返す。 - 特許庁

A clock generator 14 generates a clock signal CLK.例文帳に追加

クロックジェネレータ１４がクロック信号ＣＬＫを発生する。 - 特許庁

The stop of the supply of the clock signal CLK is performed by stopping the passage of the clock signal CLK when switching the processing mode, and making the clock signal CLK pass after the lapse of the prescribed time, and trimming the clock signal CLK.例文帳に追加

クロック信号ＣＬＫの供給の停止は、処理モードを切替えるときにクロック信号ＣＬＫの通過を阻止し、所定の時間が経過した後にクロック信号ＣＬＫを通過させ、クロック信号ＣＬＫをトリミングすることにより行う。 - 特許庁

The launching clock signal LAUNCH CLK and the capturing clock signal CAPTURE CLK are generated based on the plurality of clock signals different in phases, A pulse width in the plurality of clock signals is smaller than a half of a period in the plurality of clock signals.例文帳に追加

また、送り込みクロック信号LAUNCH CLKおよび取り込みクロック信号CAPTURE CLKは、位相が異なる複数のクロック信号に基づいて生成され、当該複数のクロック信号のパルス幅は当該複数のクロック信号の周期の半分よりも小さい。 - 特許庁

A parallel serial conversion circuit 60 converts rearranged parallel data from the MUX 58 into serial data according to the clock CLK.例文帳に追加

並直列変換回路６０は、ＭＵＸ５８からの組み替え並列データをクロックCLKに従って直列データに変換する。 - 特許庁

The circuit 20 generates an enable signal sinenb for supplying the serial data sin by synchronizing a strobe signal stb using the clock clk.例文帳に追加

回路２０は、クロックclkによりストローブ信号stbを同期化して、シリアルデータsinをサンプリングするためのイネーブル信号sinenbを生成する。 - 特許庁

The clock duty cycle correction device 331 receives an external clock CLK and generates duty cycle control signals dcc, dccb whose duty cycle error is proportional to that of the external CLK but has a different ratio from that of the external CLK and generates an internal clock signal PCLK resulting from correcting the duty cycle of the external CLK.例文帳に追加

外部ＣＬＫが入力され、そのデューティサイクルエラーに各々比例するが、比率の異なるデューティサイクル制御信号ｄｃｃ，ｄｃｃｂと外部クロック信号のデューティサイクルが補正された内部クロック信号ＰＣＬＫとを発生する。 - 特許庁

The processor 1 has: a clock control circuit 21 which outputs a control clock signal ECLK generated on the basis of a supplied clock signal CLK according to a control signal S_CYCLE for controlling the clock signal CLK; and a plurality of serially connected ALUs 22-25.例文帳に追加

プロセッサ１は、クロック信号CLKを制御するための制御信号S_CYCLEに応じて、供給されたクロック信号CLKに基づいて生成された制御クロック信号ECLKを出力するクロック制御回路２１と、直列に接続された複数のALU２２〜２５とを有する。 - 特許庁

The latch circuits 3 are controlled timely by the signal CLK 2.例文帳に追加

ラッチ回路３は信号ＣＬＫ２によってタイミング制御される。 - 特許庁

In this case, the level change of the clocks signal CLK is stopped.例文帳に追加

この場合は、クロック信号ＣＬＫのレベル変化が停止される。 - 特許庁

An AND gate 4 takes a logical product of NOT of a SCANTEST signal for switching between normal operation and a scan test mode and a CLK signal.例文帳に追加

ＡＮＤゲート４は通常動作とスキャンテストとのモードを切り替えるSCANTEST信号の否定とCLK信号との論理積をとる。 - 特許庁

A phase detector 30 detects a phase difference between the extracted clock signal CLK-B and a system clock signal CLK-S.例文帳に追加

位相検出部３０は、抽出されたクロック信号ＣＬＫ−Ｂとシステムクロック信号ＣＬＫ−Ｓとの位相差を検出する。 - 特許庁

Then, one bus line (CLK) is dedicated for a clock signal.例文帳に追加

従って、１つのバスライン（ＣＬＫ）はクロック信号に専用である。 - 特許庁

A hexadecimal counter 62 counts a clock CLK faster than the frequency division clock and the count is circulated by each period of the frequency division clocks.例文帳に追加

１６進カウンタ６２は、分周クロックよりも高速なクロックCLKをカウントし、分周クロックの周期毎にカウント値が循環する。 - 特許庁

The 2nd external clock signal /CLK, on the other hand, is inputted to a 1/4 frequency divider 15 through a 2nd input buffer 14.例文帳に追加

第２の内部クロック発生回路は、第1の外部クロック信号CLKと第2の外部クロック信号/CLKの位相差を検出し、その位相差を第1の内部クロック信号CLK1に与えることにより第2の内部クロック信号/CLK1を生成する。 - 特許庁

The major circuit 122 generates the TCK at its output Q to selectively change the TCK at each edge of the CLK, the dummy circuit 124 generates a dummy signal DTCK at its output Q and selectively changes the DTCK at each edge.例文帳に追加

主要回路122 は出力ＱにてTCK を生成しCLKの各エッジにて選択的にTCK を変化させ、ダミー回路124 は出力Ｑにてダミー信号DTCKを生成しCLK の各エッジにて選択的にDTCKを変化させる。 - 特許庁

The D-type flip-flop 13 reads the signal CMD_IN, based on a clock pulse CLK and outputs it as a signal S1 to a D-type flip-flop 14.例文帳に追加

Ｄ型フリップフロップ１３は、クロックパルスCLKに基づいて信号CMD_INを読み込み、信号S1としてＤ型フリップフロップ１４へ出力する。 - 特許庁

For example, CLK-B is connected to the reset terminal R of the counter A, and CLK-A is connected to the reset terminal R of the counter B.例文帳に追加

例えば、カウンタＡのリセット端子Ｒには、ＣＬＫ−Ｂを接続し、カウンタＢのリセット端子Ｒには、ＣＬＫ−Ａを接続する。 - 特許庁

The phase shift between the first CLK and the second CLK is adjusted so as to obtain the best reproducing signal quality regarding jitters, error rate, or the like.例文帳に追加

第１ＣＬＫと第２ＣＬＫの位相ずれは、ジッタあるいはエラーレート等の再生信号品質が最良となるように調整される。 - 特許庁

The pulse signal PI is sampled synchronously with a measuring clock CLK.例文帳に追加

パルス信号ＰＩは計測クロックＣＬＫに同期してサンプリングされる。 - 特許庁

A clock CLK is applied to the first delay flip flop 51 and an inverted clock *CLK is applied to the second delay flip flop 52.例文帳に追加

第１の遅延フリップフロップ５１にはクロックＣＬＫが印加され、第２の遅延フリップフロップ５２には、反転クロック＊ＣＬＫが印加される。 - 特許庁

Clock signals CLK and/CLK having inverted phases are applied to the other terminals of the capacitors CP1 and CP2.例文帳に追加

キャパシタＣＰ１およびＣＰ２の他方の端子には、それぞれ、互いに位相の反転したクロック信号ＣＬＫおよび／ＣＬＫが印加される。 - 特許庁

Among clk-dl 1-6 with shifted clock signal phases, the clk-dl 4 is fed as a reference clock signal to respective circuits and DIMM 16 and 17.例文帳に追加

クロック信号の位相をずらしたclk_dl１〜６のうち、clk_dl４を基準クロック信号として各回路及びＤＩＭＭ１６，１７に供給する。 - 特許庁

Clock propagation drivers 11 and 12 inside a clock propagation circuit 10 stop propagation of a clock signal CLK, according to a clock stopping control signal SCS.例文帳に追加

クロック伝搬回路10内のクロック伝搬ドライバ11及び12は、クロック停止制御信号SCSに応じてクロック信号CLKの伝搬を停止する。 - 特許庁

The input circuit 2e is provided with a pair of transistors to which the signal CLK and the CLK bar are respectively inputted reversely to the input circuit 2d and outputs an externally negative- phase signal clkz bar amplified from an output node corresponding to the output node of the input circuit 2d based on the operation of each transistor.例文帳に追加

入力回路２ｅは、外部相補信号CLK ，CLK バーがそれぞれ入力回路２ｄとは逆に入力される一対のトランジスタを備え、各トランジスタの動作に基づいて、入力回路２ｄの出力ノードに相当する出力ノードから増幅した内部逆相信号clkzバーを出力する。 - 特許庁

The clock frequency of data D1 is half as large as or lower than that of a clock CLK, the clock frequency of data D2 is the same as that of the clock CLK.例文帳に追加

データＤ１のクロック周波数は、クロックＣＬＫの半分の周波数以下であり、データＤ２のクロック周波数は、クロックＣＬＫに等しい。 - 特許庁

An external clock signal EXT-CLK is transmitted to a memory core 50 as a clock signal CLK through first signal transmitting paths 34, 35.例文帳に追加

外部クロック信号ＥＸＴ＿ＣＬＫは、第１の信号伝達経路３４，３５を介して、メモリコア５０にクロック信号ＣＬＫとして伝達される。 - 特許庁

The ASK (Amplitude Shift Keying) demodulating device operates in synchronization with a clock signal CLK.例文帳に追加

ＡＳＫ復調装置は、クロック信号ＣＬＫに同期して動作する。 - 特許庁

In this circuit, clock signals CLK and CLK inverted in phase from each other are applied to the one-side terminals of the capacitors CP1 and CP2.例文帳に追加

そして、キャパシタＣＰ１およびＣＰ２の一方端子には、それぞれ、互いに位相の反転したクロック信号ＣＬＫおよび／ＣＬＫが印加される。 - 特許庁

The operational current controller CC performs control to increase an operational current to the second latch pair part L2 as the frequency of a clock CLK becomes low.例文帳に追加

動作電流制御部ＣＣは、クロック CLKの周波数が低いほど第２ラッチペア部Ｌ２に対する動作電流を増やすように制御する。 - 特許庁

A variable frequency oscillator 40 varies a frequency f_0 of the cock signals CLK, /CLK based on output voltage VC of the comparator 30.例文帳に追加

可変周波数発振器４０は、比較器３０の出力電圧Ｖ_Cに基づいて、クロック信号ＣＬＫ，／ＣＬＫの周波数ｆ_0を可変する。 - 特許庁

The pulse transformer TR performs pulse operation according to a clock signal CLK.例文帳に追加

またパルストランスＴＲは、クロック信号ＣＬＫに応じてパルス動作する。 - 特許庁