「Cpl.」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a cooling device by CPL.例文帳に追加

ＣＰＬによる冷却装置を提供することを目的とする。 - 特許庁

The node N1 reports the completion of the write command to a DMA Engine N_i4 based on the Tag ID of the Cpl ID received.例文帳に追加

ノードＮ１は、受信したCpl ＩＤのTag ＩＤからＤＭＡ Engine Ｎ_ｉ４に対してライト命令の完了を報告する。 - 特許庁

METHOD OF CD LINEAR CONTROL IN FULL CHIP CPL MANUFACTURE例文帳に追加

フルチップＣＰＬ製造におけるＣＤ線形コントロールの方法 - 特許庁

EVAPORATOR OF CPL COOLING EQUIPMENT HAVING MINUTE WICK STRUCTURE例文帳に追加

微細ウィック構造を有するＣＰＬ冷却装置の蒸発器 - 特許庁

CPL is inspired by a frustration at a perceived lack of progress in Spoken Language Research over the last 20-30 years. 例文帳に追加

CPL（コンピュータ・ピジン語）は、過去20ないし30年間にわたる会話言語研究における進歩のなさに対する欲求不満から生まれたものである。 - コンピューター用語辞典

A mesa portion 3A of the CPL part corresponds to a relatively narrow pattern.例文帳に追加

ＣＰＬ部のメサ部３Ａは、相対的に幅の細いパターンに対応している。 - 特許庁

To provide an evaporator of CPL cooling equipment having a minute wick structure.例文帳に追加

微細ウィック構造を有するＣＰＬ冷却装置の蒸発器を提供する。 - 特許庁

A CPL (chromeless phase lithography) part and a halftone part are formed on a glass substrate 1S of a mask 1.例文帳に追加

マスク１のガラス基板１Ｓには、ＣＰＬ部と、ハーフトーン部とが形成されている。 - 特許庁

An HF wireless unit 10 includes a control part 20, an operation interface 22, a signal processing part 32, an antenna matching part (CPL) 34, a power amplification part 36, and a CPL channel table 40.例文帳に追加

ＨＦ無線機１０は、制御部２０と、操作インタフェイス２２と、信号処理部３２と、空中線整合部（ＣＰＬ）３４と、電力増幅部３６と、ＣＰＬチャネルテーブル４０とを備えている。 - 特許庁

CdS prepared within a core of ferritin of a basket-like protein develops high circularly polarized luminescence (CPL).例文帳に追加

籠状タンパク質であるフェリチンのコア内で調整したＣｄＳが高い円偏光発光（ＣＰＬ）を示す。 - 特許庁

The matching circuit 10 is inserted between a power amplifier PA for the high-frequency module 1 and a coupler CPL.例文帳に追加

高周波モジュール１のパワーアンプＰＡとカプラＣＰＬとの間には、整合回路１０が挿入されている。 - 特許庁

Here, the semiconductor chip CPL is arranged over a gate pad electrode PDGH of the semiconductor chip CPH without overlapping.例文帳に追加

ここで、半導体チップＣＰＨのゲートパッド電極ＰＤＧＨ上に半導体チップＣＰＬが重ならないように配置する。 - 特許庁

Further, the semiconductor chip CPH and the semiconductor chip CPL have the same size, their source pad electrodes and gate pad electrodes also have the same shape and arrangement, and the semiconductor chip CPH and the semiconductor chip CPL are arranged shifting in center from each other.例文帳に追加

また、半導体チップＣＰＨおよび半導体チップＣＰＬのサイズ、それぞれのソースパッド電極およびゲートパッド電極の形状および配置は同一であり、半導体チップＣＰＨおよび半導体チップＣＰＬの互いの中心をずらして配置する。 - 特許庁

Clamp periods CPH and CPL of the output precharge voltage Vp are so set as not to overlap on the precharge period.例文帳に追加

出力プリチャージ電圧Ｖｐのクランプ期間ＣＰＨおよびＣＰＬは、プリチャージ期間と重ならないように設定されている。 - 特許庁

To provide a CPL system to prevent the occurrence of dry out by decreasing air bubbles in a liquefied refrigerant and improve stabilized performance.例文帳に追加

液化された冷媒中の気泡を減らしてドライアウトを防止する、安定した性能の改善されたＣＰＬシステムを提供する。 - 特許庁

Furthermore, the CPL program is transmitted to an SIP server (not illustrated) where the present terminal 1 is accommodated, using a REGISTER method and the CPL program is executed in the SIP server, thereby automatically implementing connection to the NW devices 2, 3 providing a service desired to utilize by the user and user identification.例文帳に追加

また、ＣＰＬプログラムをＲＥＧＩＳＴＥＲメソッドを使用して、自端末１が収容されるＳＩＰサーバ（図示省略）へ送信し、ＳＩＰサーバにおいてＣＰＬプログラムを実行することにより、自動的にユーザが利用したいサービスを提供するＮＷ装置２，３への接続およびユーザ認証を実施する。 - 特許庁

The optimal mask may be used to create a CPL mask by assigning areas of minimum transmission in an optimum transmission mask to -1, and areas of maximum transmission to +1.例文帳に追加

最適マスクは、最適透過マスクの最小透過領域を−１に、最大透過領域を＋１に割り当てることにより、ＣＰＬマスクを生成するため使用することができる。 - 特許庁

However, the phase of the exposure light L3 transmitting the halftone film 4 and the mesa portion 3B is in a common mode with the phase of the exposure light L1 transmitting the mesa portion 3A of the CPL part.例文帳に追加

ただし、ハーフトーン膜４およびメサ部３Ｂを透過した露光光Ｌ３の位相と、ＣＰＬ部のメサ部３Ａを透過した露光光Ｌ１の位相とは同相になっている。 - 特許庁

The optimum mask may be used to create a CPL (Chromeless Phase Lithography) mask by assigning areas of minimum transmission in an optimum transmission mask to a -1, and areas of maximum transmission to a +1.例文帳に追加

最適マスクは、最適透過マスクの最小透過領域を−１に、最大透過領域を＋１に割り当てることにより、ＣＰＬマスクを生成するため使用することができる。 - 特許庁

The output power levels of a first power amplifier RF_PA_LB for low-band frequency and a second power amplifier RF_PA_HB for high-band frequency are detected by the one coupler CPL.例文帳に追加

ローバンド周波数用第１電力増幅器ＲＦ＿ＰＡ＿ＬＢ、ハイバンド周波数用第２電力増幅器ＲＦ＿ＰＡ＿ＨＢの出力パワーを１個のカップラーＣＰＬで検出する。 - 特許庁

Over a semiconductor chip CPH having a power MOSFET formed, another semiconductor chip CPL having a power MOSFE formed is arranged, and sealed with a sealing resin part MR.例文帳に追加

パワーＭＯＳＦＥＴが形成された半導体チップＣＰＨの上方に、他のパワーＭＯＳＦＥＴが形成された半導体チップＣＰＬを配置し、封止樹脂部ＭＲで封止する。 - 特許庁

When utilizing a service next time, while utilizing a program described in a CPL (Call Processing Language) as connection environment information stored in a calling terminal 1, a CPL program that is stored when the same service is utilized the last time, is run by the calling terminal, thereby automatically implementing connection to NW devices 2, 3 and user identification.例文帳に追加

発側端末１に保存する接続環境情報として、ＣＰＬ（Ｃａｌｌ Ｐｒｏｃｅｓｓｉｎｇ Ｌａｎｇｕａｇｅ）により記述されたプログラムを利用して、次回のサービス利用時に、前回の同サービス利用時に保存されたＣＰＬプログラムを、発側端末１で実行することにより、自動的に当該ＮＷ装置２，３への接続およびユーザ認証を実施する。 - 特許庁

When the transistors Tr5, Tr6 are turned on by receiving boosted voltages Vpp at the gates, the lines APLs is coupled with the line CPL electrically.例文帳に追加

ＮチャネルＭＯＳトランジスタＴｒ５，Ｔｒ６は、ゲートに昇圧回路８からの昇圧電圧Ｖｐｐを受けてオンされると、アレイ電源線ＡＰＬと周辺電源線ＣＰＬとを電気的に結合する。 - 特許庁

N-channel MOS transistors Tr5, Tr6 are connected among the array power lines APLs of array power generating circuits 1a, 2a and the peripheral power line CPL of a peripheral power generating circuit 5b.例文帳に追加

アレイ電源発生回路１ａ，２ａのアレイ電源線ＡＰＬと、周辺電源発生回路５ｂの周辺電源線ＣＰＬとの間には、ＮチャネルＭＯＳトランジスタＴｒ５，Ｔｒ６が接続される。 - 特許庁

When the RF_PA_LB is selected, the output signal amplitude of a first output adjusting unit Var_Att between the CPL and DET2 is set to a low level to keep balance with loss of a high-level detection signal at the time of the high band.例文帳に追加

ＲＦ＿ＰＡ＿ＬＢが選択される際に、ＣＰＬとＤＥＴ２の間の第１出力調整ユニットＶａｒ＿Ａｔｔの出力信号振幅は低レベルとされ、ハイバンド時の高レベル検出信号の損失とバランスを取る。 - 特許庁

Supply of reference voltage Vref from a reference voltage generating circuit 11 is stopped to a node A on peripheral power source wiring CPL, while P channel MOS transistors P1, P2 are turned on and applying voltage is supplied to an external pin PIN.例文帳に追加

周辺電源配線ＣＰＬ上のノードＡには、参照電圧発生回路１１からの参照電圧Ｖｒｅｆの供給が途絶えるとともに、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２がオンして外部ピンＰＩＮへの印加電圧が供給される。 - 特許庁

Also the wavelength of the circularly polarized luminescence (CPL) can be adjusted by laser light irradiation, thereby creation of WORM (Write-Once Read-Many times) or the like becomes utilizable as application of the compound semiconductor nanoparticles in the bionanotechnology field.例文帳に追加

また、この円偏光発光（ＣＰＬ）の波長は、レーザ照射により調整することができ、これによりバイオナノテクノロジー分野における化合物半導体のナノ微粒子の利用として、ＷＯＲＭ(Write-Once Read-Many times)メモリの創成など利用可能となる。 - 特許庁

In a plunger rod PLG coupled to a rod RD in an injection cylinder CYL of an ultrahigh speed diecasting machine 10 via a coupling CPL, a strain detection part S1 is arranged, and, a plurality of pressure detectors S2 are arranged at the inside of a cavity CV.例文帳に追加

超高速ダイカストマシン１０の射出シリンダＣＹＬ内のロッドＲＤにカップリングＣＰＬを介して結合されたプランジャロッドＰＬＧには、歪検出部Ｓ１が配置され、キャビティＣＶ内には複数の圧力検出器Ｓ２が配置される。 - 特許庁

In a preset system using the CPL channel table 40 of this embodiment, a frequency range (for instance, 2.000 MHz-28.0000 MHz) used in the antenna matching part 34 is sectioned by a frequency width to be an impedance around 50 Ω, and the preset management of matching relay information is performed for each frequency width.例文帳に追加

本実施形態のＣＰＬチャネルテーブル４０を用いたプリセット方式では、空中線整合部３４で使用する周波数範囲（例えば、２．０００ＭＨｚ〜２８．００００ＭＨｚ）を５０Ω付近のインピーダンスとなるような周波数幅で区切り、各周波数幅毎に、整合リレー情報をプリセット管理する。 - 特許庁

This method includes a step for generating an executable program according to the control panel language(CPL) format of Windows, a step for storing the executable program in a 1st nonvolatile memory, a step for transferring the executable program from the 1st nonvolatile memory to a 2nd nonvolatile memory, and a step for constituting an operating system so that the executable program is started up after the operating system completes booting.例文帳に追加

Ｗｉｎｄｏｗｓの制御パネル言語（ＣＰＬ）フォーマットに従って実行可能プログラムを作成するステップと、実行可能プログラムを第１の不揮発性メモリに記憶するステップと、実行可能プログラムを第１の不揮発性メモリから第２の不揮発性メモリに転送するステップと、オペレーティング・システムがブートを完了した後で実行可能プログラムをスタートアップするようオペレーティング・システムを構成するステップとを含む方法である。 - 特許庁