DCGを含む例文一覧と使い方
該当件数 : 9件
A 3-DCG file creating part 73 creates a 3-DCG file which a subject is determined to be an object using the result of the orientation.例文帳に追加
３ＤＣＧファイル生成部７３は、標定の結果を用いて被写体をオブジェクトとする３ＤＣＧファイルを生成する。 - 特許庁
This DCG grammar may have to be modified with the evolutions of the HTTP protocol (standard modification and available client or server implementations). 例文帳に追加
この確定節文法(DCG)は, HTTPプロトコルの発展(標準の修正と入手できるクライアントまたはサーバの実装)に伴って修正されなければならないだろう. - コンピューター用語辞典
The 3-DCG storing part 121 stores the 3-DCG file which each direction of the room is determined to be the object, and a combination part 125 combining these data using the reference point and creates the 3-DCG file which whole of the room is determined to be one object.例文帳に追加
３ＤＣＧ格納部１２１は、部屋の各方面をオブジェクトとした３ＤＣＧファイルを格納し、結合部１２５は、これらのデータを基準点を用いて１つに結合し、室内全体を１つのオブジェクトとする３ＤＣＧファイルを生成する。 - 特許庁
When a DCG is on, each of CMOS type FETs 80 turns on sequentially, and each of CMOS type FETs 90 turns off simultaneously.例文帳に追加
ＤＣＧオン時には、各ＣＭＯＳ型ＦＥＴ８０は順次オンし、各ＣＭＯＳ型ＦＥＴ９０は一斉にオフとなる。 - 特許庁
To provide a system and a method for reducing a group delay ripple of a dispersion compensating grating (DCG) to an allowed low level.例文帳に追加
分散補償グレーティング（ＤＣＧ）の群遅延リップルを許容できる低いレベルまで低減するシステムおよび方式を提供する。 - 特許庁
When the DCG is off, each of the CMOS type FETs 80 turns off simultaneously, and each of the CMOS type FETs 90 turns on simultaneously.例文帳に追加
次に、ＤＣＧオフ時には、各ＣＭＯＳ型ＦＥＴ８０は一斉にオフし、各ＣＭＯＳ型ＦＥＴ９０は一斉にオンとなる。 - 特許庁
Similarly, the microprocessor calculates a shift vector Dcg (S3) by comparing the ommatidium image C and ommatidium image G, extracts a component vector Ecg orthogonal to the parallax direction of the shift vector Dcg (S4), and composes the two component vectors Eai and Ecg to generate a motion vector M (S5).例文帳に追加
同様にマイクロプロセッサは、個眼像Ｃと個眼像Ｇを比較してずれベクトルＤｃｇを算出し（Ｓ３）、ずれベクトルＤｃｇの視差方向に直交する成分ベクトルＥｃｇを抽出し（Ｓ４）、２本の成分ベクトルＥａｉ、Ｅｃｇを合成して動きベクトルＭを生成する（Ｓ５）。 - 特許庁
The overvoltage protection circuit comprises: a boosting circuit CP to which an input voltage and a first voltage are inputted and which supplies a boosted second voltage to a gate of a MOS transistor PSW of a switch circuit SW for controlling cutoff or conduction of a voltage transmission path 110; and a discharge circuit DCG for discharging electric charges accumulated in the gate of the MOS transistor PSW.例文帳に追加
入力電圧と第１の電圧とを入力して、昇圧した第２の電圧を、電圧伝達経路１１０の遮断または導通を制御するスイッチ回路ＳＷのＭＯＳトランジスタＰＳＷのゲートに供給する昇圧回路ＣＰと、ＭＯＳトランジスタＰＳＷのゲートに蓄積された電荷を放電する放電回路ＤＣＧとを備える。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|