「Dco」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The shift register 1306 receiving a high frequency reference resulting from dividing an output signal from the DCO 200 is clocked.例文帳に追加

シフトレジスタ１３０６は、ＤＣＯ２００出力信号によって与えられる分割された高周波基準を介してクロックされる。 - 特許庁

The multiplexer 1308 is clocked with a frequency reference synchronously with the output signal of the DCO 200 that is re-clocked.例文帳に追加

マルチプレクサ１３０８は、再クロックされＤＣＯ２００出力信号に同期化される周波数基準によってクロックされる。 - 特許庁

The technology applying time-dithering to a tuning input of an all digitally controlled oscillator DCO utilizes a shift register 1306 and a multiplexer 1308 that minimizes a spurious tone generated by a DCO(Digitally Controlled Oscillator) in response to sigma-delta modulation delay control.例文帳に追加

完全デジタル制御発振器ＤＣＯ同調入力をタイムディザリングする技術は、シフトレジスタ１３０６およびシグマ−デルタ変調遅延制御に応答してＤＣＯ２００によって発生されるスプリアストーンを最小限に抑えるマルチプレクサ１３０８を利用する。 - 特許庁

An input of a DCO circuit 102 is connected to an output of a phase comparator 101 via a first variable gain circuit 103.例文帳に追加

ＤＣＯ回路１０２の入力は、第１の可変利得回路１０３を介して位相比較器１０１の出力に接続される。 - 特許庁

First, a convergence operation is temporarily completed in a state where "1" as a digital value is inputted into a multiplier positioned on the pre-stage of the DCO.例文帳に追加

まず、ＤＣＯの前段に位置する乗算器に、デジタル値である“１”を入力した状態で一度収束動作を完了させる。 - 特許庁

In this phase locked loop(PLL) provided with a digital control oscillator(DCO) 300, the DCO 308 receives a digital control signal generated by the PLL and an oscillator clock signal generated externally and generates an output signal with a higher frequency than that of the oscillator clock signal.例文帳に追加

デジタル制御発振器（ＤＣＯ）３０８を備えた位相同期ループ（ＰＬＬ）であり、ＤＣＯ３０８が、ＰＬＬによって生成されたデジタル制御信号と、外部生成された発振器クロック信号とを受信して、発振器クロック信号のものよりも大きな周波数を持つ出力信号を生成する。 - 特許庁

The semiconductor integrated circuit device includes a DCO 50 and a storage part 42 that stores a temperature coefficient of an oscillation frequency and an absolute value of the oscillation frequency, which should be set in the DCO 50, corresponding to potential obtained from a voltage source 20 that changes with a monotonic characteristic with respect to temperature.例文帳に追加

ＤＣＯ５０と、温度に対して単調な特性を持って変化する電圧源２０から得られる電位に応じたＤＣＯ５０に設定すべき発振周波数の温度係数および発振周波数の絶対値を記憶する記憶部４２と、を備えたことを特徴とする半導体集積回路装置。 - 特許庁

A controllable oscillator DCO generates an output signal CKout of the phase locked loop, and a phase detector PD determines a phase difference between an input clock signal CKin of the PLL 12 and the PLL output signal CKout, and provides a phase detector output signal synchronizing the oscillator DCO with the clock signal CKin being used.例文帳に追加

制御可能なオシレータＤＣＯがフェーズロックループの出力信号ＣＫｏｕｔを発生し、且つ位相検知器ＰＤがＰＬＬ１２の入力クロック信号ＣＫｉｎとＰＬＬ出力信号ＣＫｏｕｔとの間の位相差を決定し、且つオシレータＤＣＯを使用されているクロック信号ＣＫｉｎと同期させる位相検知器出力信号を供給する。 - 特許庁

While transitioning into the tracking mode, the DC offset is added to the DCO tuning signal, preferably the DC offset is added to the phase error signal, and the loop constant is reduced from α1 to α2.例文帳に追加

トラッキング・モードへ遷移する一方で、ＤＣオフセットがＤＣＯ同調信号に加算され、好ましくは、ＤＣオフセットは位相誤差信号に加算され、ループ定数はα_1からα_2に低減される。 - 特許庁

A controllable oscillator DCO generates an output signal CKout and it is possible to switch between a first clock CKin 1 or CKin 2 and a second clock CKin 2 or CKin 1 for use as a PLL 12 input clock.例文帳に追加

制御可能オシレータＤＣＯが出力信号ＣＫｏｕｔを発生し、ＰＬＬ１２入力クロックとして使用するために第一クロック／第二クロックＣＫｉｎ２、ＣＫｉｎ１を切り換えることが可能である。 - 特許庁

In an all digital phase locked loop 90 according to an embodiment, a digital frequency comparator 1, a glitch generation period detection circuit 2, a glitch compensation circuit 3, an accumulator 4, a loop filter 5, and a DCO 6 are provided.例文帳に追加

一つの実施形態の全デジタル位相ロックループ９０には、デジタル周波数比較器１、グリッチ発生期間検出回路２、グリッチ補正回路３、累積器４、ループフィルタ５、及びＤＣＯ６が設けられる。 - 特許庁

In one embodiment, the DCO 308 is an analog PLL such as a fraction N frequency synthesizer that receives two partial digital control signals corresponding to an integer and a fraction of a desired multiplier.例文帳に追加

１つの実施形態において、ＤＣＯ３０８は、所望のマルチプライヤの整数と分数部分に対応する２部分デジタル制御信号を受信する、分数Ｎ周波数シンセサイザのようなアナログＰＬＬである。 - 特許庁

A sequence assigner 2 assigns both of the key information outputted from the pre-assigner 1 and the key information read from the sequencer to the DCO(Digitally Controlled Oscillator) of the musical sound generator 3A or the like within the range of a second poly-number.例文帳に追加

系列アサイナ２は、プリアサイナ１から出力されたキー情報および前記シーセンサから読み出されたキー情報の双方を第２のポリ数の範囲内で楽音発生装置３Ａ等のＤＣＯに割当てる。 - 特許庁

To provide an ADPLL frequency synthesizer wherein even when an oscillation frequency of a digital controlled oscillator is changed, phase noise characteristics are not changed by suitably estimating control sensitivity without using a DCO gain normalization circuit.例文帳に追加

ＤＣＯ利得正規化回路を用いることなく制御感度を適切に推定することで、デジタル制御発振器の発振周波数が変化しても位相雑音特性が変化しないＡＤＰＬＬ周波数シンセサイザを提供する。 - 特許庁

Using the calculated value, a wave form sampling value (wave height value) of a wave form position indicated with the decimal number address x is calculated and, using the calculation result, DCO output of time sharing processing is generated and output to an accumulation block 5-6.例文帳に追加

そのようにして算出した値を用いて、小数アドレスｘで指定される波形位置の波形サンプル値（波高値）を計算し、その計算結果を用いて時分割処理のＤＣＯ出力を生成し累算ブロック５−６に出力する。 - 特許庁

The frequency identification circuit 2 counts a period (pulse) of the basic clock signal for a prescribed period of the external clock signal extCLK, and a digital controlled oscillator(DCO) 4 is oscillated on the basic of a count DCOIN and an internal clock signal ICLK is generated.例文帳に追加

周波数同定回路２は、外部クロック信号ｅｘｔＣＬＫの所定期間、基本クロック信号の周期（パルス）を計数し、かかる計数ＤＣＯＩＮに基づき、デジタル制御型発振器（ＤＣＯ）５は発振し内部クロック信号ＩＣＬＫを形成する。 - 特許庁

A frequency multiplication circuit 17 counts, by a counter data latch circuit, time equivalent to the period of a reference clock signal PREF on the basis of an oscillation signal RCK outputted from a ring oscillator, generates multiplication clock signals POUT from the counting data and multiplication number setting data by using DCO and supplies them to CPU 12, a memory 13 and a gate array 14.例文帳に追加

周波数逓倍回路１７は、リングオシレータより出力される発振信号ＲＣＫに基づいて、基準クロック信号ＰREF の周期に相当する時間をカウンタ・データラッチ回路によりカウントし、そのカウントデータと逓倍数設定データから逓倍クロック信号ＰOUT をＤＣＯにより生成して、ＣＰＵ１２，メモリ１３及びゲートアレイ１４に供給する。 - 特許庁