「Depletion」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

Consequently, a depletion layer forming area can be increased remarkably in the photodiode 22 and the response speed of the photodiode 22 can be increased.例文帳に追加

そのことで、ホトダイオード２２では、空乏層形成領域が大幅に増加させることができ、高速応答を可能にすることができる。 - 特許庁

To uniformize constitutions regardless of presence or absence of a depletion process and permit the change of selection of pull-down or pull-up before wiring process.例文帳に追加

デプレッション工程の有無にかかわらず構成を同一にでき、配線工程前のプルダウン又はプルアップの選択変更を可能にする。 - 特許庁

Furthermore, the depletion NMOS TRs act like source follower devices to drive the bulk terminals of the differential pair of the PMOS TRs.例文帳に追加

デプレッション型ＮＭＯＳトランジスタは、さらに、ＰＭＯＳトランジスタの差動対のバルク端子を駆動するために、ソースフォロアデバイスとして機能する。 - 特許庁

To provide an inkjet image forming apparatus wherein occurrence of defective filling of ink can be detected by differentiating it from occurrence of ink depletion.例文帳に追加

インク充填不良の発生をインク切れの発生と区別してとらえることができるインクジェット画像形成装置を提供する。 - 特許庁

This impurity region 104 suppresses the spread of a drain side depletion layer, and causes a narrow channel effect to prevent the short channel effect.例文帳に追加

この不純物領域１０４がドレイン側空乏層の広がりを抑え、かつ、狭チャネル効果を起こして短チャネル効果を防止する。 - 特許庁

The impurity regions 104 suppress the expansion of the drain side depletion layer to the channel formation region 103 for preventing the short channel effect.例文帳に追加

この不純物領域１０４がドレイン側空乏層のチャネル形成領域１０３への広がりを抑え、短チャネル効果を防止する。 - 特許庁

In addition, silicides 61 and 71 are formed at intervals of 100-300 nm from an end of a depletion layer formed on the pn junction.例文帳に追加

また、シリサイド６１，７１は、ＰＮ接合に形成される空乏層の端部から１００〜３００ｎｍ程度の間隔をおいて配設される。 - 特許庁

Next, by a measuring probe, ΔV_s which is made detectable by a depletion layer formed near the surface of the wafer is detected.例文帳に追加

次に、測定プローブにより、ウェハの表面近傍に形成された空乏層によって検出可能となったΔＶ_ｓを検出する。 - 特許庁

The local decoder circuit comprises plural depletion-type NMOS transistors connected across the respective local and global word lines.例文帳に追加

ロ−カルデコ−ダ回路は対応するロ−カル及びグロ−バルワ−ドラインの間に各々連結された複数の空乏型ＮＭＯＳトランジスタを含む。 - 特許庁

To suppress complicatedness in a manufacturing method, to suppress variations, to achieve a suitable threshold, and to suppress the depletion of a gate electrode.例文帳に追加

製造方法の煩雑化を抑制し、ばらつきを抑え、適切なしきい値およびゲート電極の空乏化の抑制を実現可能にする。 - 特許庁

The partial depletion type nMOS has a back gate region (14) to which a voltage is applicable independent of a gate terminal under the UTB.例文帳に追加

部分空乏型のｎＭＯＳは、ＵＴＢの下に、ゲート端子とは独立に電圧が印加可能にされたバックゲート領域（１４）を有する。 - 特許庁

Load transistors TRs 13 and 14 of an output amplifier 101 are formed with depletion MOS TRs, and gates of these MOS TRs are grounded.例文帳に追加

出力アンプ１０１の負荷トランジスタ１３、１４をデプレッション型ＭＯＳトランジスタで形成し、このＭＯＳトランジスタのゲートを接地する。 - 特許庁

For suppressing the depletion of the electrode 17A, annealing process is carried out in a PH3 atmosphere, to cause the phosphorous in the grains 18 to be diffused.例文帳に追加

この下部電極１７Ａの空乏化抑制のために、ＰＨ_3 雰囲気中でアニール処理を行い、微結晶１８にリンを拡散させる。 - 特許庁

The regulator circuit 104 further includes substrate potential control means for controlling the substrate potential of the depletion type NMOS transistor.例文帳に追加

レギュレータ回路１０４は、デプレッション型のＮＭＯＳトランジスタの基板電位を制御するための基板電位制御手段をさらに備える。 - 特許庁

As a means for forming a depletion layer in the n- silicon single crystal layers 5 and 11, the insulating embedded electrodes 7a-7e are used.例文帳に追加

ｎ^-シリコン単結晶層５、１１に空乏層を形成するため手段として、絶縁埋め込み電極７ａ〜７ｅを用いている。 - 特許庁

The thickness of a tabular semiconductor region is formed in a thickness thinner than the double of the thickness of a maximum depletion layer determined by the impurity concentration.例文帳に追加

板状半導体領域の厚さは、その不純物濃度で決まる最大空乏層の厚さの二倍よりも薄く形成する。 - 特許庁

To provide a resin having a property suitable for practical use and greatly contributes such as to environmental problems and depletion of fossil fuel resources.例文帳に追加

環境問題、化石燃料資源の枯渇問題等の解決に大きく貢献し、実用的な物性を有する樹脂の提供。 - 特許庁

When the semiconductor device 10 is turned off, the width of the layer thickness direction of a depletion region formed on the semiconductor intermediate layer 27 of the termination region 14 and the reserve layer 39 is larger than the width in a layer thickness direction of the depletion region formed in the cell region 12.例文帳に追加

半導体装置１０がオフしたときに、終端領域１４の半導体中間層２７とリサーフ層３９に形成される空乏化領域の層厚方向の幅が、セル領域１２に形成される空乏化領域の層厚方向の幅よりも大きいことを特徴としている。 - 特許庁

In the state of forming an inversion layer 33 and a depletion layer 35 by electrodes 32 and 34, a current generated by the re-coupling of charges at the localized level existing in the area of the depletion layer 35 flows through the inversion layer 33 between the electrode 36 and the electrode 31e.例文帳に追加

電極３２，３４によって反転層３３及び空乏層３５を形成した状態において、空乏層３５の領域に存在する局在準位における電荷の再結合によって生じる電流は、電極３６と電極３１ｅとの間の反転層３３を流れる。 - 特許庁

A capacity element 15 is formed with an independent n-type area 16 in the silicon substrate 11, pn junction is formed of the n-type area 16 and the p-type silicon substrate 11, and a depletion layer capacity C12 of an independent depletion layer 17 formed at the joint of the pn junction is used.例文帳に追加

その容量素子１５は、シリコン基板１１内に独立のｎ型領域１６を設け、このｎ型領域１６とｐ型のシリコン基板１１とでｐｎ接合を形成し、そのｐｎ接合の接合部に形成される独立の空乏層１７の空乏層容量Ｃ１２を利用するようにした。 - 特許庁

Furthermore, depletion layers 32 are respectively formed adjacent to the base layer in the intrinsic collector region and in the outer collector region thereof, and the thickness of the depletion layer formed in the outer collector region is set at two times or more and three times or less that formed in the intrinsic collector region.例文帳に追加

さらに、真性コレクタ領域内のベース層近傍位置及び外部コレクタ領域にそれぞれ空乏層３２を形成し、かつ、外部コレクタ領域に形成された空乏層の厚さが真性コレクタ領域内に形成された空乏層の厚さの２倍以上でかつ３倍以下に設定している。 - 特許庁

The third well 24 is formed so that a depletion layer 24a may be formed under the well 24, and the well 24 may be connected to the semiconductor substrate 10 through the depletion layer 24a when a positive voltage of a prescribed value is impressed upon the first impurity diffusing layer 22.例文帳に追加

第１不純物拡散層２２に所定値の正電圧が印加された場合に、第３ウエル２４の下に空乏層２４ａが形成され、空乏層２４ａを介して第３ウエル２４と半導体基板１０とが接続するように、第３ウエル２４が形成されている。 - 特許庁

In the example shown on Fig. 1, the depletion layer 15 intrudes into the auto-doping layer 13b but does not reach an N+ type silicon substrate 2 under avalanche breakdown voltage and a part of an epitaxial layer 13 exists between the depletion layer 15 and the N+ type silicon substrate 2.例文帳に追加

また、図１に示す例の場合、空乏層１５は、オートドーピング層１３ｂ内に侵入しているが、アバランシェ降伏電圧下において空乏層１５はＮ^+型シリコン基板２には到達せず、空乏層１５とＮ^+型シリコン基板２との間にエピタキシャル層１３の一部が介在する。 - 特許庁

A second conductivity type surface storage layer 25, which restrains a dark current element is formed in a surface of a first conductivity type depletion layer formation region 24 which forms a photoelectric conversion part 23, and the surface storage layer 25 is formed wider than the depletion laver formation region 26.例文帳に追加

光電変換部２３を形成する第１導電型の空乏層形成領域２４の表面に暗電流成分を抑制する第２導電型の表面蓄積層２５を有し、表面蓄積層２５が空乏層形成領域２６より広く形成されて成る - 特許庁

A photodetector includes a silicon oxide layer whose thickness od 3 to 10 nm formed on a first conductive silicon substrate, a first conductivity-type depletion blocking region formed just under the silicon oxide film, and a second conductivity-type charge accumulation region formed under the depletion blocking region.例文帳に追加

本発明の受光素子は、第１導電型のシリコン基板上に形成された厚さ３〜１０ｎｍのシリコン酸化膜と、この直下に形成された第１導電型の空乏化阻止領域と、空乏化阻止領域の下方に形成された第２導電型の電荷蓄積領域とを有する。 - 特許庁

In such a semiconductor device, a depletion layer 106 is formed in the low-density P-type silicon substrate 101 below the inductor 105 along the thickness direction from the upper surface of the silicon substrate 101, so that the eddy current induced by a current flowing to the inductor 105 is blocked by the depletion layer 106.例文帳に追加

このような半導体装置では、インダクタ105下方の低濃度P型シリコン基板内101にシリコン基板101の表面から厚み方向に空乏層106が形成されているため、インダクタ105を流れる電流によって誘起される渦電流は空乏層106によって遮断される。 - 特許庁

The biological fluid filtration system 44, in which a blood container 49 is in fluid communication with a leukocyte depletion device 45 via a first conduit 50 and the leukocyte depletion device is in fluid communication with a blood container 52 via a second conduit 54, has an upstream gas path 56 and a downstream gas path 58.例文帳に追加

血液容器４９と白血球除去装置４５とが第１管路５０で液通され、白血球除去装置と血液容器５２とが第２管路５４で液通される血液濾過システム４４において、上流側通気路５６と下流側通気路５８が設けられる。 - 特許庁

Since the apparatus (3) is equipped with the metallic body (21) for preventing wrong detection of a toner depletion alarm and the toner reservoir (24) at the sensor position of the stirring body, the toner sensor artificially generates toner detection output, even if the fluidity of the magnetic toner deteriorates, so that the depletion of the toner is prevented from being detected wrongly.例文帳に追加

攪拌体のセンサー位置にトナーエンプティアラームの誤検知防止用の磁性金属体（２１）とトナー溜り（２４）を備えるため、磁性トナーの流動性が悪化しても、トナーセンサが擬似的にトナーを検出した出力を発生でき、トナーエンプテイの誤検知を防止できる。 - 特許庁

To provide a method of manufacturing a full depletion type SOI transistor, which can suppress SOI layer film thickness dependency of a threshold while preventing a parasitic channel when the threshold is controlled with concentration of impurities to be doped into a channel forming portion, in the full depletion type SOI transistor, especially, an NMOS transistor.例文帳に追加

完全空乏型ＳＯＩトランジスタ、特にＮＭＯＳトランジスタにおいて、閾値をチャネル形成部へ導入する不純物濃度で制御しようとした場合に、寄生チャネルを防止しつつ、かつ、閾値のＳＯＩ膜厚依存性が抑制できる完全空乏型ＳＯＩトランジスタの製造方法を提供する。 - 特許庁

To control the on/off of a depletion type transistor arranged as the shutdown transistor of an output transistor between the gate of an output transistor with a source follower configuration and an output terminal to which a load is connected by using the depletion type transistor having a comparatively low withstand voltage (that is, a small element area).例文帳に追加

ソースフォロア構成の出力トランジスタのゲートと負荷が接続される出力端子との間に、出力トランジスタのシャットダウンとして設けられたデプレーション型トランジスタに、比較的低耐圧（すなわち、小素子面積）のものを用いて、そのオン、オフを制御できるようにする。 - 特許庁

A detector is assembled in the semiconductor type pocket dosimeter so that a side opposite to a depletion layer 6 as a sensitive layer in relation to the γ (X) rays is formed into the incident direction, namely, a side opposite to a starting side, in which the depletion layer 6 is spread in the pocket dosimeter 10, is formed into the γ (X) rays 7 incident direction.例文帳に追加

γ（Ｘ）線に対して有感層となる空乏層６と反対側を入射方向とし、即ち検出器をポケット線量計１０中に空乏層６が拡がる起点側と反対側をγ（Ｘ）線７の入射方向となるように半導体式ポケット線量計に組み込む。 - 特許庁

In the avalanche photodiode, the optical absorption layer 10 is composed of a depletion layer 14 of low carrier density and a depletion terminal layer 15 of high carrier density, and the carrier density or the electron affinity of the layer 15 is varied stepwise or continuously.例文帳に追加

アバランシフォトダイオードにおいて、光吸収層１０が低キャリア濃度の空乏化層１４と高キャリア濃度の空乏化終端層１５とから構成され、空乏化終端層１５のキャリア濃度又は電子親和力が段階的又は連続的変化することを特徴とする。 - 特許庁

To provide a semiconductor device that strikes a balance between the high breakdown voltage and the low on-resistance owing to complete depletion in a second drift region.例文帳に追加

第２ドリフト領域の完全空乏化による高耐圧と低オン抵抗とを両立させることができる、半導体装置を提供する。 - 特許庁

To provide a highly accurate semiconductor device for analog IC exhibiting a high strength against ESD breakdown while employing a full depletion MOS transistor of SOI structure.例文帳に追加

ＳＯＩ構造の完全空乏型ＭＯＳトランジスタを用いながらＥＳＤ破壊に強い、高精度なアナログＩＣ用半導体装置の提供。 - 特許庁

To provide a semiconductor device which is capable of expanding the width of a depletion layer in the direction of laminate plane without preparing independent low concentration layer.例文帳に追加

独自の低濃度層を設けることなく空乏層の積層面内方向の幅を広げることの可能な半導体装置を提供する。 - 特許庁

Therefore a width of the depletion layer formed at a PN junction narrows, and the resistance value in forward direction can be reduced.例文帳に追加

これにより、ＰＮ接合で形成される空乏層幅を狭めることができ、順方向における抵抗値を低減させることが可能となる。 - 特許庁

To provide a semiconductor device which includes not only a gate electrode whose depletion effect is suppressed but also sufficient driving capability with small variation in characteristics.例文帳に追加

空乏化が抑制されたゲート電極を備え、特性のばらつきが小さく十分な駆動能力を有する半導体装置を提供する。 - 特許庁

If the width of the high impurity concentration is not wider than 30 nm, a perfect depletion type operation can be performed and, further, the decline of a threshold voltage can be suppressed.例文帳に追加

高濃度領域６の幅が３０ｎｍ以下であれば、完全空乏型の動作が実現し、且つ、閾値電圧の低下が抑制される。 - 特許庁

Furthermore, calculated from the response speed in a low-intensity incidence period (for example, a 32-fold readout speed), the required width of the depletion layer is set to 5 μm or above.例文帳に追加

また、小光量時の応答速度（例えば読み出し３２倍速）から、必要とされる空乏層幅を５μｍ以上に設定する。 - 特許庁

To provide a semiconductor relay in which a state between a drain and a source of a depletion output MOSFET is changed from a conductive state into a cutoff state at a high-speed.例文帳に追加

ディプレッション型の出力用ＭＯＳＦＥＴのドレインソース間を導通状態から遮断状態に高速で変化させるようにする。 - 特許庁

To provide an electron source device and an imaging device provided with this device having high performance, and having a high degree of freedom of design, because of without a depletion layer.例文帳に追加

空乏層を備えないため、高性能であり、設計の自由度が高い電子源装置およびそれを備えた撮像装置を提供する。 - 特許庁

To provide a semiconductor device, allowing the breakdown voltage to be raised by relaxing the curvature of a depletion layer formed when a high voltage is applied.例文帳に追加

高電圧印加時に形成される空乏層の曲率を緩和して耐圧を向上させることができる半導体装置を提供する。 - 特許庁

The first transistor M1 is a depletion type MOSFET with one terminal connected to the current source 10, and with gate sources thereof connected to each other.例文帳に追加

第１トランジスタＭ１は、その一端が電流源１０と接続され、かつそのゲートソース間が接続されたデプレッション型のＭＯＳＦＥＴである。 - 特許庁

To provide a semiconductor device holding accurate data even in the case of the semiconductor device having a memory element constituted by using a depletion mode transistor.例文帳に追加

デプレッション型トランジスタを用いて構成される記憶素子を有する半導体装置であっても、正確な情報の保持を可能にすること。 - 特許庁

The first differential circuit has a plurality of depletion type transistors (MN1, MN2), and has a first output node (NA) and a second output node (NB).例文帳に追加

第１差動回路は、複数のデプレッション型トランジスタ（ＭＮ１、ＭＮ２）を備え、第１出力ノード（ＮＡ）と第２出力ノード（ＮＢ）とを備える。 - 特許庁