「Depletion」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

When ending the transfer of the charges from the photodiode to the memory part, a transfer gate TRX is turned off, and when the height of the TRX barrier becomes higher than a PD depletion potential, the potential of a power supply VDA is set to VDA(L), and the potential of the photodiode is set to a potential between the potential of the TRX barrier and the PD depletion potential.例文帳に追加

フォトダイオードからメモリ部への電荷の転送を終了するとき、転送ゲートＴＲＸをオフし、ＴＲＸバリアの高さがＰＤ空乏電位より高くなった後、電源ＶＤＡの電位をＶＤＡ（Ｌ）に設定し、フォトダイオードの電位を、ＴＲＸバリアの電位とＰＤ空乏電位との間の電位に設定する。 - 特許庁

Meanwhile, the set value Wet of the toner depletion level suitable for the judged initial capacity Wft is selected from a data list expressing relation between a plurality of initial capacities Wft of the toner and a plurality of set values Wet of the toner depletion level pre-stored in a data table 25 provided in the ROM 13 of a controller 11.例文帳に追加

一方、制御装置１１のＲＯＭ１３に設けられたデータテーブル２５に予め記憶されたトナーの複数の初期容量Ｗｆｔと、トナー欠レベルの複数の設定値Ｗｅｔとの関係を表すデータリストから判定された初期容量Ｗｆｔに適したトナー欠レベルの設定値Ｗｅｔを選択する。 - 特許庁

To enable relative comparison of the states of depletion layers of a diffused region, at each different sample structure for each observation of a semiconductor sample by making a voltage condition which is actually applied to a region of the surface of the sample constant, when observing the state of the depletion layer of the diffused region of the sample using an SCM.例文帳に追加

半導体試料の拡散領域の空乏層の状態をSCM により観察する際、試料表面部の拡散領域に実際に印加される電圧条件を一定化し、試料の観察毎、異なる試料構造毎の拡散領域の空乏層の状態を相対的に比較することを可能にする。 - 特許庁

Since elongation of source and drain depletion layers 27, 28 can be controlled and the depletion layer regions 29s, 29d not contributing to the threshold voltage of a MOS transistor can be minimized, short channel effect is suppressed resulting in a highly stable high performance semiconductor device in which finer patterning can be effected.例文帳に追加

この構造によれば、ソース、ドレイン空乏層２７、２８の伸びを抑えることが出来、ＭＯＳトランジスタのしきい値電圧に寄与しない空乏層領域２９ｓ、２９ｄを最小限に出来るので、ショートチャネル効果を抑制し、より微細化が可能で安定性の高い高性能なＭＯＳトランジスタを実現できる。 - 特許庁

Respective programmable elements are constituted of depletion type transistors D100, D101 being same as memory cells of a mask ROM apparatus, the depletion type transistors are programmed in a first program state of a conduction state in an ion injection process for memory cells of the mask ROM apparatus or in a second program state of a non-conduction state.例文帳に追加

プログラム可能な素子の各々はマスクＲＯＭ装置のメモリセルと同一の空乏型トランジスタＤ１００，Ｄ１０１で構成され、空乏型トランジスタはマスクＲＯＭ装置のメモリセルに対するイオン注入工程で導通状態の第１プログラム状態又は非導通状態の第２プログラム状態にプログラムされる。 - 特許庁

In an n-channel type MOSFET 1, the front edge of a depletion layer does not reach up to a low-concentration drain diffusion region 5 when potential is applied among gate electrodes 15, and source electrodes 9 and a drain electrode 5 and a semiconductor substrate 1a and the depletion layer is expanded from the junction surfaces of the semiconductor substrate 1a and a well 3.例文帳に追加

ｎチャネル型ＭＯＳＦＥＴ１において、ゲート電極１５、ソース電極９およびドレイン電極５と、半導体基板1ａとの間に電位を印加して、半導体基板1ａとウェル３との接合面から空乏層を拡張させたとき、この空乏層の先端縁が、低濃度ドレイン拡散領域４にまで到達しない。 - 特許庁

Then, the the blood sampling bag 40 and the leukocyte depletion filter 52 and tube 53 of a blood bag 50 with the leukocyte depletion filter are mounted on the working tables 3 and 4 according to the arranging position displays 50a, 42a, 52a and 53a, and the tube 42 and the tube 53 are set at the tube joining device 2 and joined.例文帳に追加

そして、採血バッグ４０と白血球除去フィルター付き血液バッグ５０の白血球除去フィルター５２およびチューブ５３をこれらの配置位置表示５０ａ，４２ａ、５２ａ，５３ａにしたがって作業台３，４上に載置し、チューブ接合装置２にチューブ４２とチューブ５３とをセットして接合する。 - 特許庁

When the width W of a depletion layer of a MOS capacitor that is formed in the second region 16 under the gate insulating film 19 when a power voltage is applied to the gate electrode 20 is given as W=√(2εϕ/qNa), the thickness Tsi of the second region 16 that is perpendicular to the direction of the gate length Lg is smaller than the width W of the depletion layer.例文帳に追加

ゲート電極２０に電源電圧を印加したときに、ゲート絶縁膜１９下の第２領域１６に形成されるＭＯＳキャパシタの空乏層の幅Ｗを、Ｗ＝√（２εφ／ｑＮａ）としたとき、ゲート長Ｌｇと直交する方向の第２領域１６の厚さＴｓｉが、空乏層の幅Ｗより小さい。 - 特許庁

The upper layer 101 is equipped with a second conductivity-type well region 102 opposite to the first conductivity, and an edge passivation zone equipped with a junction terminal expansion(JTE) depletion region 403, where the depletion region 403 is provided with an extension 406 which is separate from the well region 102 and extends under it.例文帳に追加

上側層１０１は、第１の導電型とは逆の第２の導電型のウェル領域１０２と、接合終端拡張（ＪＴＥ）空乏領域４０３を具えるエッジパシベーションゾーンを具え、空乏領域４０３は、ウェル領域１０２から離れ、かつその下に延在する部分４０６を具える。 - 特許庁

Further, the LSI device is provided with: a plurality of MOSFETs 20 formed in the core region 1 and using the SOI layer 14a of the core region for a complete depletion Si channel; and a plurality of MOSFETs 30 formed in the I/O region 2 and using the SOI layer 14b of the I/O region for the complete depletion Si channel.例文帳に追加

また、ＬＳＩデバイスは、コア領域１に形成され、コア領域１のＳＯＩ層１４ａを完全空乏型Ｓｉチャネルとした複数のＭＯＳＦＥＴ２０と、Ｉ／Ｏ領域２に形成され、Ｉ／Ｏ領域２のＳＯＩ層１４ｂを完全空乏型Ｓｉチャネルとした複数のＭＯＳＦＥＴ３０とを備えている。 - 特許庁

When ions are injected into a channel area so as to suppress short-channel effects, one or both of depletion NMOS transistor 4 and an enhanced NMOS transistor 5 constituting the depletion MOS reference voltage circuit are shielded by a mask to prevent impurity ions from being injected into them, and consequently one or both of the depletion NMOS transistor 4 and enhanced NMOS transistor 5 do not have a punch-through stopper layer.例文帳に追加

チャネル領域に短チャネル効果を抑制するためのイオン注入をおこなう際に、デプレッションＭＯＳ基準電圧回路を構成するデプレッション型ＮＭＯＳトランジスタ４およびエンハンスメント型ＮＭＯＳトランジスタ５の一方または両方をマスクによって遮蔽してそれらに不純物イオンが注入されるのを防ぎ、それによってそれらデプレッション型ＮＭＯＳトランジスタ４およびエンハンスメント型ＮＭＯＳトランジスタ５の一方または両方がパンチスルーストッパー層を有しない構成とする。 - 特許庁

To prevent a buffer of an opposite device from bringing about overflow of a voice signal or bringing about of depletion even when the opposite device does not have a function of absorbing a clock difference.例文帳に追加

相手装置がクロック差を吸収する機能を有していない場合でも、相手装置のバッファにおける音声信号のオーバーフローや枯渇の発生を防止できるようにする。 - 特許庁

To provide a semiconductor device which can uniform the expansion of a depletion layer at a corner, ease the concentration of electric field and improve breakdown voltage.例文帳に追加

角領域において空乏層の拡がりを均一にし、電界集中を緩和することができ、耐圧を向上することができる半導体装置を提供する。 - 特許庁

To provide a power supply, where a depletion type junction FET (JFET) is used and an idling current is zero, and to provide a standby electric power circuit using the power supply and a charging circuit for storage batteries.例文帳に追加

ＪＦＥＴを用いたアイドリング電流がゼロの電源の開発、および、その電源を用いた待機電力回路の開発、ならびに、蓄電池充電回路の開発。 - 特許庁

To expand a voltage range in which constant current can be acquired while high withstand voltage is maintained in a constant current circuit having a constant current source using a depletion type MOS transistor.例文帳に追加

ディプレッション型ＭＯＳトランジスタを利用した定電流源を有する定電流回路について、高耐圧を維持しながら定電流が得られる電圧範囲を拡大する。 - 特許庁

To suppress short channel effect in a field effect type transistor by preventing the reduction of driving capacity due to depletion of gate electrode and realizing a shallow junction between source and drain.例文帳に追加

電界効果型トランジスタにおいて、ゲート電極の空乏化による駆動能力の低下を防止しつつソース−ドレインの浅い接合を実現して短チャネル効果を抑制する。 - 特許庁

To provide a method for resolving or preventing vasoconstriction and preventing depletion of blood flow or restoring blood flow in a pedicle flap or any other microsurgery.例文帳に追加

有茎皮弁または他の顕微手術における、血管収縮の解消または予防および血流減少の予防または血流回復の方法を提供すること。 - 特許庁

The spread of a depletion layer is enlarged to reduce the value of a parasitic capacitance C1, and flowing out of a signal out of the extended electrode 43 to a ground potential GND is prevented.例文帳に追加

空乏層の広がりを拡大することで寄生容量Ｃ１の値を減じ、拡張電極４３から接地電位ＧＮＤへの信号の流出を防止する。 - 特許庁

To improve drive capacity and reliability of a p-type MOS transistor by preventing depletion in a p-type gate electrode and reducing the sheet resistance.例文帳に追加

ｐ型のゲート電極における空乏化を防止すると共にシート抵抗の低下を図り、ｐ型のＭＯＳトランジスタの駆動能力及び信頼性を向上させる。 - 特許庁

Moreover, a cathode side P layer 103 is also formed to face a cathode electrode 105 at a position where a depletion layer can be prevented from being generated at the time of impressing a reserve bias voltage.例文帳に追加

そしてさらに、Ｎ層１０１のうち逆バイアス電圧印加時の空乏層が及ばない位置に、カソード電極１０５に面してカソード側Ｐ層１０３をも形成する。 - 特許庁

To prevent an increase in leak current resulting from the formation of a depletion layer in a semiconductor device whose life time is controlled by irradiating radioactive rays such as electron rays or the like.例文帳に追加

電子線などの放射線を照射することによりライフタイム制御を施している半導体装置で、空乏層が形成されリーク電流が増加することを防止する。 - 特許庁

To provide a semiconductor device which can realize high breakdown voltage by suppressing generation of electric field concentrated spots by effectively increasing the expansion widths of depletion layers.例文帳に追加

空乏層の拡がり幅を効果的に大きくすることにより電界集中箇所の発生を抑制し、高耐圧を実現できる半導体装置を提供すること。 - 特許庁

When the semiconductor depletion layer capacitor is used, the dopant density in the vicinity of a junction of a P-N junction or the like is made higher than that of a region isolated from the junction.例文帳に追加

半導体空乏層容量を用いる場合には、ｐｎ接合等の接合近傍のドーパント密度を、接合から離れた領域のドーパント密度よりも高くしておく。 - 特許庁

To provide fluid machinery that prevents leakage of refrigerant and can transmit recovered power from an expander to a compressor without depletion.例文帳に追加

本発明は、冷媒漏洩を防止するとともに、膨張機での回収動力を減損させることなく圧縮機へ伝達することができる流体機械を提供するものである。 - 特許庁

When the threshold voltage is made to be low, such a state that the threshold voltage of 1-element/1-cell type memory cell made into a depletion type is transferred to an undesirable low level can be prevented.例文帳に追加

低い閾値電圧にされたときデプレッション型にされる１素子／１セル型のメモリセルの閾値電圧が不所望に低いレベルに遷移する事態を防止することができる。 - 特許庁

To provide a positioning apparatus and the like capable of preventing the depletion of a battery in a short time by selecting an operation mode of a GPS module on the basis of battery remaining quantity.例文帳に追加

電池残量に基づいてＧＰＳモジュールの動作モードを選択することにより、バッテリの短時間での枯渇を防止することができる測位装置等を提供すること。 - 特許庁

To provide a method for producing high molecular weight oxidized starch with a high degree of oxidation, using inexpensive oxygen free from anxiety over resource depletion as an oxidizing agent.例文帳に追加

本発明の目的は、資源枯渇の心配がなく安価な酸素を酸化剤として、高酸化度で高分子量な酸化デンプンを製造できる方法を提供することにある。 - 特許庁

To provide a damage measurement method for precisely measuring the damage, depletion or the like of a wide range of a conductive composite material containing a fine powdery conductive material.例文帳に追加

微細な粉末の導電材料を含む広範囲の導電性複合材料の傷、欠損等を精度良く測定する損傷測定方法を提供することにある。 - 特許庁

To provide an electrostatic induction type semiconductor device for stable operation by enlarging a depletion ring layer as far as the lower side of a field limiting ring at turn-off to improve forward breakdown strength.例文帳に追加

ターンオフ時に空乏層をフィールドリミッティングリングの下側まで拡げて順方向耐圧を高め、安定して動作する静電誘導形半導体デバイスを提供する。 - 特許庁

A width of a current path of the variable resistor R12 is controlled by a depletion layer which is expandable in accordance with a drain-source voltage Vds of the transistor 20.例文帳に追加

その可変抵抗体Ｒ１２の電流経路の幅が、トランジスタ２０のドレイン・ソース間電圧Vdsに応じて伸縮する空乏層によって調整されることを特徴としている。 - 特許庁

To provide an attack packet filter apparatus capable of maintaining a stable communication state by preventing abnormity of a fragment management table and depletion of a packet buffer even when receiving an attack packet from a malicious communication opposite party.例文帳に追加

悪意の通信相手からの攻撃パケットを受けても、フラグメント管理テーブルの異常、パケットバッファの枯渇を防止し、安定した通信状態を維持する。 - 特許庁

The N-channel depletion type transistor has process fluctuations that are linked with those of a detection transistor, and hence a short-circuit current may be set accurately without trimming.例文帳に追加

Ｎｃｈデプレッション型トランジスタは検出用トランジスタとプロセスばらつきが連動するためトリミングを行うことなく短絡電流を正確に設定することが出来る。 - 特許庁

To provide a method of manufacturing a semiconductor device, wherein the manufacturing cost is reduced when an enhancement FET and a depletion FET are integrated on a semiconductor substrate.例文帳に追加

エンハンスメント型ＦＥＴとディプレッション型ＦＥＴとを半導体基板上に集積する場合に製造コストを低減できる半導体装置の製造方法を提供する。 - 特許庁

A silicon carbide layer 70 is provided on a substrate 81, and has single crystal structure of hexagonal crystal, and a surface PF on which a depletion layer DL is formed.例文帳に追加

炭化珪素層７０は、基板８１上に設けられ、かつ六方晶の単結晶構造を有し、かつ空乏層ＤＬが形成される表面ＰＦを有する。 - 特許庁

An inverter and a NAND/NOR logic gate circuit comprise an n-channel enhancement type SiC MISFET (22) and n-channel depletion type SiC MISFETs (22, 22b).例文帳に追加

ｎチャネルエンハンスメント型ＳｉＣ ＭＩＳＦＥＴ(２２)と、ｎチャネルデプリーション型ＳｉＣ ＭＩＳＦＥＴ(２２、２２ｂ)とでインバータ、ＮＡＮＤ/ＮＯＲ論理ゲート回路を構成する。 - 特許庁

A pulldown output transistor at the positive exclusive output stage 24A is a depletion type, and a pulldown output transistor at the positive/negative common output stage 28 is an enhancement type.例文帳に追加

正専用出力段２４Ａのプルダウン出力トランジスタは、ディプレッション型であり、正負共用出力段２８のプルダウン出力トランジスタは、エンハンスメント型である。 - 特許庁

To prevent the capacitance from decreasing by preventing an HSG film from being chipped when a lower electrode is formed thereby controlling spread of a depletion layer in the lower electrode.例文帳に追加

下部電極形成時におけるＨＳＧ膜のけずれを防止することにより、下部電極における空乏層の広がりを抑制し、キャパシタ容量の低減を防止する。 - 特許庁

To provide a semiconductor device having the partial depletion-type SOI MOSFET of minute source/tie structure with high reliability and short gate length.例文帳に追加

高信頼性を伴ったゲート長の短い微細なソース・タイ構造の部分空乏型ＳＯＩ ＭＯＳＦＥＴを有する半導体装置及びその製造方法を提供する。 - 特許庁

To obtain a semiconductor device which sufficiently reduces depletion of side surface of a gate electrode, and increasing a current driving ability in a case when the length of a gate is short.例文帳に追加

ゲート電極の側面の空乏化を十分に低減し、ゲート長が小さい場合の電流駆動能力を増加させることができる半導体装置を得る。 - 特許庁

To provide a semiconductor device capable of reducing capacitance of an electrode and suppressing formation of a depletion layer beyond, downward, the lower end of the electrode.例文帳に追加

電極の容量の低減を図るとともに、電極の下端部よりも下方にまで空乏層が形成されるのを抑制することが可能な半導体装置を提供する。 - 特許庁

To provide a pinned photodiode which can increase the depth of a depletion layer further more as compared with a prior art so as to get very high photosensitivity.例文帳に追加

非常に高い光感度を得るために、空乏層の深さを従来技術に比べてより一層増加させることができるピンドフォトダイオード及びその製造方法を提供する。 - 特許庁

To provide a semiconductor photocatalytic substance which has photocatalytic activity bearing comparison with that of a semiconductor photocatalyst using a promoter, is inexpensive and can be utilized without worrying about the depletion.例文帳に追加

助触媒を用いた半導体光触媒と遜色ない光触媒活性を有し、安価で枯渇の懸念なく利用できる半導体光触媒物質を提供する。 - 特許庁

Since a gate electrode is composed of a P-type semiconductor layer and an N-type semiconductor layer, a depletion layer 13 occurs at the junction surface between the P-type semiconductor layer and the N-type semiconductor layer.例文帳に追加

ゲート電極はＰ型半導体層及びＮ型半導体層からなるので、Ｐ型半導体層とＮ型半導体層との接合面に、空乏層１３が生じる。 - 特許庁

To provide a semiconductor device and a manufacturing method therefor which suppress the depletion of a gate electrode, and to prevent a silicide from having high resistance.例文帳に追加

本発明は、ゲート電極の空乏化を抑制すると共に、シリサイドの高抵抗化を防止することができる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a silicon substrate which can suppress the occurrence of a kink phenomenon and its manufacturing method, and a partial depletion type field effect transistor.例文帳に追加

簡単な構造でキンク現象の発生を抑制することができるシリコン基板およびその製造方法並びに部分空乏型の電界効果トランジスタを提供することにある。 - 特許庁