「FET2」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A switch circuit 3 is composed of two field effect transistors FET1 and FET2.例文帳に追加

スイッチ回路部３を２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２によって構成する。 - 特許庁

Diodes D1, D2 are connected in parallel with the MOS TRs FET1, FET2.例文帳に追加

該ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２に並列にダイオードＤ１、Ｄ２が接続される。 - 特許庁

Drains of a first FET1 and a second FET2 are connected to a first output terminal Out1.例文帳に追加

第１ＦＥＴ１及び第２ＦＥＴ２は、ドレインを第１出力端子Ｏｕｔ１に接続される。 - 特許庁

When a switching signal is applied to both gates G of the MOS TRs FET1, FET2, the MOS TRs FET1, FET2 are conductive and the other terminals T4, T4 of the secondary side terminal pairs of the baluns BT1, BT2 are conductive through ground connected to the MOS TRs FET1, FET2.例文帳に追加

ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２の両方のゲートＧには、切換信号が印加されると、ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２がオンとなり、バランＢＴ１、ＢＴ２の２次側の端子対の他方側Ｔ４、Ｔ４同士が、ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２に接続されたグラウンドを介して導通する。 - 特許庁

The FET2 109b shorts the protective circuit 107a, so that the protective circuit 107a operates.例文帳に追加

ＦＥＴ２ １０９ｂは、保護回路１０７ａを短絡するので、その結果、保護回路１０７ａが作動する。 - 特許庁

A cathode of the diode D1 is connected to a drain of the second FET2 constituting an input circuit 200.例文帳に追加

ダイオードＤ１のカソードは、入力回路２００を構成する第２のＦＥＴ２のドレインに接続される。 - 特許庁

Therefore, when the control signal fc is at the low level, the FET2 can be set to an ON state, and when the control signal fc is at a high level, the FET2 can be set to an OFF state owing to the voltage drop of the resistor R6.例文帳に追加

このため、制御信号ｆｃがローレベルの時、ＦＥＴ２をオン状態に設定でき、制御信号ｆｃがハイレベルの時、抵抗Ｒ６の電圧降下により、ＦＥＴ２をオフ状態に設定できる。 - 特許庁

The second through switch FET2 is connected between the common terminal ANT and a second high frequency terminal RF2.例文帳に追加

第２のスルースイッチＦＥＴ２は、共通端子ＡＮＴと第２の高周波端子ＲＦ２との間に接続される。 - 特許庁

The determination part 108b, after determining the presence of the abnormal current, outputs a gate signal to FET2 109b.例文帳に追加

判定部１０８ｂは、異常電流の存在を判定すると、ＦＥＴ２ １０９ｂにゲート信号を出力する。 - 特許庁

The other terminals T4 of the secondary side terminal pairs are connected respectively to MOS transistors(TRs) FET1, FET2.例文帳に追加

２次側の端子対のうち、他方の端子Ｔ４は、それぞれＭＯＳトランジスタＦＥＴ１、ＦＥＴ２に接続される。 - 特許庁

In addition, since the FET1 and the FET2 are turned on and off at a high frequency, the capacity of the capacitor C2 can be reduced.例文帳に追加

しかも、高周波でＦＥＴ１とＦＥＴ２をオン／オフさせているため、コンデンサＣ２の容量も小さくて済む。 - 特許庁

When an operating switch 7 is turned on, the input signal of an signal inputting part 52 is at a high level, and FET2 is turned on.例文帳に追加

操作スイッチ７がオンのときは信号入力部５２の入力信号はハイレベルにされてＦＥＴ２はオンになる。 - 特許庁

In a load drive with an FET2 interposed between a battery 1 and a load 3, a Zener diode ZD, which keeps a potential dividing circuit 12 of resistors R1 and R2 connected to the drain of an FET2, and a cathode connected to a node P, is provided in parallel with the resistor R2.例文帳に追加

バッテリ１と負荷３の間にＦＥＴ２を設けた負荷駆動装置において、ＦＥＴ２のドレーンに抵抗Ｒ１とＲ２の分圧回路１２を接続し、接続点Ｐにカソードを接続したツエナダイオードＺＤを抵抗Ｒ２と並列に設ける。 - 特許庁

A power supply control circuit 17 controls power supply to transistors FET1 and FET2 on the basis of the control clock signal PCK.例文帳に追加

導通制御回路１７は、制御クロック信号ＰＣＫに基づいてトランジスタＦＥＴ１およびＦＥＴ２を導通制御する。 - 特許庁

Thereafter, when a load (400) is connected between the external connecting terminals (101, 102), the charge control switch (FET2) is immediately turned ON.例文帳に追加

その後に外部接続端子（１０１，１０２）間に負荷（４００）を接続すると、充電制御スイッチ（ＦＥＴ２）を直ちにオンする。 - 特許庁

The transistors FET1, FET2 are controlled to an ON-state when switching the relay 10 from an OFF-state to an ON-state.例文帳に追加

トランジスタＦＥＴ１、ＦＥＴ２は、リレー１０をオフ状態からオン状態に切り替えるときにオン状態に制御される。 - 特許庁

A second PTC12 is heated by conducting the FET2 to heat a first PTC element 11 subjected to thermal coupling for tripping.例文帳に追加

ＦＥＴ２の導通により第２のＰＴＣ１２が発熱し、熱結合された第１のＰＴＣ素子１１を加熱してトリップさせる。 - 特許庁

On the other hand, when load is connected between external connector terminals 101 and 120, the charge control switch (FET2) is immediately turned on.例文帳に追加

一方、外部接続端子（１０１，１０２）間に負荷を接続したときに充電制御スイッチ（ＦＥＴ２）を直ちにオンする。 - 特許庁

On the other hand, a second FET2 is connected in series with the storage capacitor 4, and the control IC3 is constituted so that a second FET2 is made non-conductive when the voltage of the storage capacitor 4 drops below a lower limit voltage (2.2 V), i.e. the overdischarge detection voltage of the storage capacitor 4.例文帳に追加

また、第２のＦＥＴ２を蓄電体４に対して直列に接続し、制御ＩＣ３では蓄電体４の電圧が、蓄電体４の過放電検出電圧である下限電圧（２．２Ｖ）以下になったとき、第２のＦＥＴ２を非導通状態にするように構成する。 - 特許庁

The FET2 is imparted with a signal from an input terminal 9 to be turned on and off, so as to control a voltage applied to the cathode of the diode D1.例文帳に追加

このＦＥＴ２は、入力端子９から信号を与えられてオン，オフ動作し、ダイオードＤ１のカソードに与える電圧を制御する。 - 特許庁

Then high speed switching is performed for a voltage supplied from the DC power supply 7 to the capacitor C1 by ON/OFF control of FET1 and FET2.例文帳に追加

このとき、ＤＣ電源７からコンデンサＣ１に供給される電圧を、ＦＥＴ１，ＦＥＴ２のＯＮ／ＯＦＦ制御により高速スイッチングする。 - 特許庁

A conduction control circuit 17G controls transistors FET1 and FET2 depending on the reference clock signal RCK or the control clock signal PCK.例文帳に追加

導通制御回路１７Ｇは、基準クロック信号ＲＣＫまたは制御クロック信号ＰＣＫに応じてトランジスタＦＥＴ１、ＦＥＴ２を制御する。 - 特許庁

When the voltage Vcc across a secondary battery 300 becomes higher than the specified overcharge detective threshold voltage (Vth(oc)), a charge control switch (FET2) is turned off.例文帳に追加

二次電池（３００）の両端の電圧（Ｖcc）が所定の過充電検出しきい値電圧（Ｖth(oc)）よりも高くなったときに充電制御スイッチ（ＦＥＴ２）をオフする。 - 特許庁

Drains D of the MOS TRs FET1, FET2 are connected to the secondary terminals T4 of the baluns BT1, BT2 and the sources S are connected to group.例文帳に追加

ＭＯＳトランジスタＦＥＴ１、ＦＥＴ２のドレインＤがバランＢＴ１、ＢＴ２の前記２次側の端子Ｔ４に接続され、ソースＳが接地される。 - 特許庁

A driver 22 alternately turns on and off FET1 and FET2 at a high frequency, and thereby transfers electric charge stored in a capacitor C3 to a capacitor C2.例文帳に追加

ドライバ２２はＦＥＴ１とＦＥＴ２を高周波で交互にオン／オフさせることにより、コンデンサＣ３に蓄積された電荷をコンデンサＣ２に転送する。 - 特許庁

The SW-RG controls the voltage of the power source and applies it to the gate terminal G of an FET2, based on the voltage value inputted from the differential amplifier circuit.例文帳に追加

ＳＷ−ＲＧは、差動増幅回路から入力された電圧値にもとづいて、電源の電圧を制御してＦＥＴ２のゲート端子Ｇに印加する。 - 特許庁

A flip flop 6 frequency-divides the REF1 by 1/2, and a flip flop 7 executes the punching operation of a PLL output from an inverting circuit 11 by a reference clock FET2.例文帳に追加

フリップフロップ６はＲＥＦ１を１／２分周し、フリップフロップ７は、反転回路１１からのＰＬＬ出力を、参照クロックＲＥＦ２で打ち抜く動作を行う。 - 特許庁

An output current from an FET1 is converted into voltage by a resistor R1 and the voltage is fed back to the gate terminals of the FET1 and an FET2 through a source follower circuit consisting of the level shift circuits of n cascade connection diodes D1 to Dn and an FET4 and an output current is extracted from the drain terminal of the FET2.例文帳に追加

ＦＥＴ１の出力電流を抵抗Ｒｌにより電圧変換し、その電圧をＦＥＴ３、ｎ個の縦続接続ダイオードＤ１〜Ｄｎのレベルシフト回路、およびＦＥＴ４からなるソースフォロア回路を介して、ＦＥＴ１およびＦＥＴ２のゲート端子にフィードバックし、ＦＥＴ２のドレイン端子から出力電流を取り出す。 - 特許庁

By letting a gate voltage to be on level or off level that is supplied to the gate of the field effect transistors FET1 and FET2 constituting the switch circuit part 3, the drains of two field effect transistors FET1 and FET2 of the switch circuit 3 are shorted or opened in terms of AC, thereby switching the rectification circuit part 2 to a double voltage rectification circuit or a bridge rectification circuit.例文帳に追加

そして、スイッチ回路部３を構成している電界効果トランジスタＦＥＴ１，ＦＥＴ２のゲートに供給するゲート電圧をオンレベルまたはオフレベルにすることで、スイッチ回路部３の２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２のドレイン間を交流的に短絡または開放することで、整流回路部２を倍圧整流回路またはブリッジ整流回路に切り換えるようにしている。 - 特許庁

Furthermore, an FET failure detection circuit for detecting conduction failure of the first FET1, and an FET failure detection circuit for detecting conduction failure of the second FET2 are provided.例文帳に追加

更には、第１のＦＥＴ１の導通故障を検出するＦＥＴ故障検出回路と、第２のＦＥＴ２の導通故障を検出するＦＥＴ故障検出回路とを備えた構成とする。 - 特許庁

A current flowing a J-FET2 is increased/decreased as it is driven according to an input signal, and a parasitic capacitor 4 is charged/ discharged by an input/output signal of a buffer circuit 6 which responds it.例文帳に追加

Ｊ−ＦＥＴ２が入力信号に応じて駆動されると、Ｊ−ＦＥＴ２に流れる電流が増減され、それに応じたバッファ回路６の入出力信号によって寄生容量４が充放電される。 - 特許庁

A drain of the field effect transistor FET1 is connected to an AC input line of a rectification circuit 2, and a drain of the field effect transistor FET2 is connected to the connection point of smoothing capacitor C5 and C6.例文帳に追加

そして電界効果トランジスタＦＥＴ１のドレインを整流回路部２の交流入力ラインに接続し、電界効果トランジスタＦＥＴ２のドレインを平滑コンデンサＣ５，Ｃ６の接続点に接続するようにしている。 - 特許庁

By the output voltage of the operational amplifier 40 rising, a current flows to the emission side of a photocoupler 33, and a current is transmitted to the light reception side, whereby a thyristor 35 is switched on, and a MOS-FET2 is switched off.例文帳に追加

ＯＰアンプ４０の出力電圧が上昇することにより、フォトカプラ３３の発光側に電流が流れ、受光側に電流が伝達されることで、サイリスタ３５が導通状態となり、ＭＯＳ−ＦＥＴ２がオフとなる。 - 特許庁

The DC-DC converter comprises a coupling capacitance between a power supply voltage VB and the source of a high side nch transistor FET1, and has a switch part connected between the source of a high side nch transistor FET2 and a ground potential.例文帳に追加

ＤＣ−ＤＣコンバータは、電源電圧ＶＢとハイサイドｎｃｈトランジスタＦＥＴ１のソースとの間にカップリング容量を備え、ハイサイドｎｃｈトランジスタＦＥＴ２のソースおよび接地電位の間にスイッチ部が接続される。 - 特許庁

A charging stop control IC1 detects battery voltage at intervals of a prescribed time at the time of starting charging, determines it as the secondary battery 5 in an over-discharge condition if an increase in battery voltage by charging is small, and controls FET2 so as to be conducted.例文帳に追加

充電停止制御ＩＣ１は充電開始時に所定時間間隔で電池電圧を検出し、充電による電池電圧の上昇が少ないとき二次電池５が過放電状態と判断してＦＥＴ２を導通制御する。 - 特許庁

During the charging operation where the charger (500) is connected between the external connecting terminals (101, 102), when a voltage (Vcc) across the secondary battery (300) becomes higher than the predetermined over- charge detecting threshold voltage (Vth(oc)), a charge control switch (FET2) is turned OFF.例文帳に追加

外部接続端子（１０１，１０２）間に充電器（５００）を接続した充電時に、二次電池（３００）の両端の電圧（Ｖcc）が所定の過充電検出しきい値電圧（Ｖth(oc)）よりも高くなったときに充電制御スイッチ（ＦＥＴ２）をオフする。 - 特許庁

The battery protection circuit (200A) having a protection means protecting over-discharge and overcharge of a secondary battery (300) by on/off-controlling a discharge control switch (FET1), and a charge control switch (FET2) includes an authentication circuit (270) as a security means.例文帳に追加

二次電池（３００）の過放電及び過充電を、放電制御スイッチ（ＦＥＴ１）及び充電制御スイッチ（ＦＥＴ２）をオン／オフ制御することによって保護する保護手段を備えた電池保護回路（２００Ａ）は、セキュリティ手段として認証回路（２７０）を備えている。 - 特許庁

When a screening voltage is applied between one end side (PAD1) and the other end side (PAD2) of a multi-stage series circuit section 5, a screening inspection is performed by applying a gate voltage to turn FET2 to be inspected off and all the other FETs 1, 3, 4 on.例文帳に追加

多段直列回路部５の一端側：ＰＡＤ１と他端側：ＰＡＤ２との間にスクリーニング電圧を印加する場合に、検査対象とするＦＥＴ２をＯＦＦ状態にすると共に、それ以外のＦＥＴ１，３，４を全てＯＮ状態とするようにゲート電圧を印加して、スクリーニング検査を行う。 - 特許庁

Then, a current I4 flowing into the current setting resistor R4 of this backflow prevention circuit CCP toward a ground terminal is set greater than a leakage current I2'[I4=V_BAT1/R4;I4>I2'] flowing backward through a parasitic diode D2 of a FET2 from the external power supply EXS.例文帳に追加

そして、この逆流防止回路ＣＣＰの電流設定抵抗Ｒ４に流れ込み接地端子へ向かう電流Ｉ４を、前記外部給電ＥＸＳから前記ＦＥＴ２の寄生ダイオードＤ２を通して逆流するリーク電流Ｉ２′よりも大きくなるよう設定［Ｉ４＝Ｖ_BAT1／Ｒ４；Ｉ４＞Ｉ２′］する。 - 特許庁

A depression type FET 2 to which a voltage lower than the constant voltage Vdd by a threshold voltage or more is supplied to the gate is connected between the second node P2 and a third node P3, and the control signal fc is guided to both terminals of a current path of the FET2 by using resistors R7, R3, R6.例文帳に追加

第２のノードＰ２と第３のノードＰ３の相互間に一定電圧Ｖｄｄより閾値電圧分以上低い電圧がゲートに供給されたデプレション型のＦＥＴ２を接続し、抵抗Ｒ７、Ｒ３、Ｒ６によりＦＥＴ２の電流通路の両端に制御信号ｆｃを導いている。 - 特許庁

A rectifier 12 for rectifying the commercial power supply AC full-wave, an oscillating circuit 18 and switching elements FET1, FET2 for applying a voltage of a frequency based on the output frequency of the oscillating circuit 18 from the rectifier 12 to the load circuit 19 are provided.例文帳に追加

商用電源ＡＣを全波整流する整流装置１２と、発振回路１８と、この発振回路１８の出力周波数に基づいた周波数の電圧を整流装置１２より負荷回路１９に印加するためのスイッチング素子ＦＥＴ１、ＦＥＴ２とを設ける。 - 特許庁

A rotating state and a locked state of a motor (M) are detected by a tacho-generator TG, and power continuity or power break to the motor (M) is carried out through a breaking means (first field effect transistor FET1, second field effect transistor FET2, relay circuit) on the basis of the detected result of the tacho-generator TG.例文帳に追加

モータＭの回転状態とロック状態とをタコジェネレータＴＧにより検出し、そのタコジェネレータＴＧの検出に基づいて遮断手段（第１電界効果トランジスタＦＥＴ１、第２電界効果トランジスタＦＥＴ２、リレー回路Ｒｅ）により、モータＭへの通電と遮断とを行う。 - 特許庁

This light receiving circuit is provided with a photodiode PD, a biasing means for making the bias voltage of the photodiode PD zero volt, a FET2 for detecting the cathode voltage of the photodiode PD, and an operational amplifier OP1 for converting current through the photodiode PD into voltage on the basis of the output of the FET.例文帳に追加

フォトダイオードＰＤと、前記フォトダイオードＰＤのバイアス電圧を零ボルトとするバイアス手段と、前記フォトダイオードＰＤのカソード電圧を検出するＦＥＴ２と、前記ＦＥＴの出力に基づき前記フォトダイオードＰＤを流れる電流を電圧に変換するオペアンプＯＰ１とを具備する。 - 特許庁