「GBL」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In the precharge operation, a precharge circuit (not illustrated) on the side of the global bit lines GBL supplies the precharge voltage to the global bit lines GBL in a state in which the hierarchical switch LSW turns on.例文帳に追加

プリチャージ動作時には、階層スイッチＬＳＷが導通している状態で、グローバルビット線ＧＢＬの側のプリチャージ回路（不図示）によりプリチャージ電圧がグローバルビット線ＧＢＬに供給される。 - 特許庁

A local bit line (LBL) is arranged for each sector so as to correspond to each of global bit lines (GBL).例文帳に追加

グローバルビットライン（ＧＢＬ）の各々に対応して、セクタごとにローカルビットライン（ＬＢＬ）が配置されている。 - 特許庁

A semiconductor device of the present invention has a hierarchical bit line configuration consisting of local bit lines LBL and global bit lines GBL, and comprises hierarchical switches SW for controlling connection between the local bit lines LBL and the global bit lines GBL.例文帳に追加

本発明の半導体装置は、ビット線構成がローカルビット線ＬＢＬとグローバルビット線ＧＢＬとに階層化され、ローカルビット線ＬＢＬとグローバルビット線ＧＢＬとの間の接続を制御する階層スイッチＳＷを備えている。 - 特許庁

A flash memory precharges each bit-line GBL corresponding to a memory cell MC of a writing target, discharges each bit-line GBL corresponding to a memory cell MC of a writing non-target, verifies the bit-line GBL to detect a memory cell MC of a low threshold voltage (S7) and additionally performs writing to the detected memory cell MC (S8, S9).例文帳に追加

このフラッシュメモリでは、初期書込の終了後に（Ｓ１〜Ｓ６）、書込対象のメモリセルＭＣに対応する各ビット線ＧＢＬをプリチャージするとともに書込非対象のメモリセルＭＣに対応する各ビット線ＧＢＬをディスチャージしてベリファイを行なって低しきい値電圧のメモリセルＭＣを検出し（Ｓ７）、検出したメモリセルＭＣに追加書込を行なう（Ｓ８，Ｓ９）。 - 特許庁

The semiconductor device has local bit lines LBL and global bit lines GBL made hierarchical, a hierarchical switch LSW controls electric connections between the local bit lines LBL and global bit lines GBL, and a precharge circuit LPC supplies a precharge voltage to the local bit lines LBL.例文帳に追加

本発明の半導体装置は、ローカルビット線ＬＢＬとグローバルビット線ＧＢＬとに階層化され、階層スイッチＬＳＷによりローカルビット線ＬＢＬとグローバルビット線ＧＢＬとの間の電気的接続が制御され、プリチャージ回路ＬＰＣによりプリチャージ電圧がローカルビット線ＬＢＬに供給される。 - 特許庁

When an active command is issued, a row decoder 18 selects some of word lines WL designated by the active command and a column decoder 15 selects bit lines LBL, GBL designated by the active command from among the plurality of bit lines LBL, GBL, to decide a bit line to be sensed.例文帳に追加

アクティブコマンドにより、ロウデコーダ１８が複数のワード線ＷＬからアクティブコマンドで指定されたワード線ＷＬの一部を選択するとともに、カラムデコーダ１５が複数のビット線ＬＢＬ、ＧＢＬからアクティブコマンドで指定されたビット線ＬＢＬ、ＧＢＬを選択することにより、センス予定のビット線を決定する。 - 特許庁

In standby, a global bit line GBL and a local bit line LBL of the memory area SM(m) are pre-charged, however, a local bit line LBL of the memory area SM(0) is not pre-charged.例文帳に追加

スタンバイ時にはグローバルビット線ＧＢＬ及びメモリ領域ＳＭ（ｍ）のローカルビット線ＬＢＬをプリチャージし、メモリ領域ＳＭ（０）のローカルビット線ＬＢＬはプリチャージしない。 - 特許庁

A pair of mutually adjacent local bit lines BL in a memory mat MM are connected to one global bit line GBL at one end of the memory mat MM in its columnar direction.例文帳に追加

メモリマットＭＭ内の互いに隣接する一対のローカルビット線ＢＬは、メモリマットＭＭの列方向の一端部で１本のグローバルビット線ＧＢＬに接続される。 - 特許庁

The nonaqueous electrolyte secondary battery is equipped with a positive electrode, a negative electrode containing a carbonaceous material capable of absorbing/releasing lithium ions, and a nonaqueous electrolyte containing γ-butyrolactone (GBL), and the amount of the nonaqueous electrolyte per GBL reduction peak area 1 A s of the negative electrode by a cyclic voltammetry (CV) using a three-pole type cell is 90 mg or more.例文帳に追加

正極と、リチウムイオンを吸蔵・放出可能な炭素質物を含む負極と、γ−ブチロラクトン（ＧＢＬ）を含有する非水溶媒を備えた非水電解質とを具備する非水電解質二次電池であって、前記非水電解質の量は、三極式セルを用いたサイクリックボルタンメトリー（ＣＶ）法による負極のＧＢＬ還元ピーク面積１Ａ・ｓ当り９０ｍｇ以上であることを特徴とする。 - 特許庁

A plurality of paired local bit lines LBL and LBLB are connected in common, for example, to paired global bit lines GBL and GBLB through selective transfer gates 15a and 15b in a single column.例文帳に追加

たとえば、１つのカラムにおいて、グローバルビット線対ＧＢＬ，ＧＢＬＢには、複数のローカルビット線対ＬＢＬ，ＬＢＬＢが、それぞれ、選択トランスファーゲート１５ａ，１５ｂを介して共通に接続されている。 - 特許庁

A hierarchical memory cell array comprises: global bit lines GBL, local bit lines LBL, precharge circuits Q10 and Q11 for the global bit lines, precharge circuits Q20 for the local bit lines, and hierarchical switches Q30.例文帳に追加

階層化メモリセルアレイは、グローバルビット線ＧＢＬ、ローカルビット線ＬＢＬ、グローバルビット線用のプリチャージ回路Ｑ１０、Ｑ１１、ローカルビット線用のプリチャージ回路Ｑ２０、階層スイッチＱ３０を備えている。 - 特許庁

The semiconductor memory device includes: word lines WL; a memory cell array 10 constituted of a plurality of memory cells MC; global bit lines GBL; a global sense amplifier 11; local bit lines LBL; and a local sense amplifier 12.例文帳に追加

本発明の半導体記憶装置は、ワード線ＷＬと、複数のメモリセルＭＣからなるメモリセルアレイ１０と、グローバルビット線ＧＢＬと、グローバルセンスアンプ１１と、ローカルビット線ＬＢＬと、ローカルセンスアンプ１２を備えている。 - 特許庁

The memory cell array is arranged correspondingly to sections of the local bit lines LBL, the local bit lines LBL and the global bit lines GBL are arranged with equal pitch, and the global sense amplifier 11 and the local sense amplifier 12 are arranged with twice pitch of the above pitch.例文帳に追加

メモリセルアレイ１０はローカルビット線ＬＢＬの区分に対応して配置され、ローカルビット線ＬＢＬとグローバルビット線ＧＢＬが等ピッチで配置され、その２倍のピッチでグローバルセンスアンプ１１及びローカルセンスアンプ１２が配置されている。 - 特許庁

To realize graphite particles for a negative electrode wherein a charge- discharge efficiency and a discharge load characteristic can be more enhanced by solving the problem that the charge-discharge efficiency deteriorates during charging due to decomposition of electrolyte components PC and GBL on graphite surface.例文帳に追加

充電時に黒鉛表面で電解質の成分ＰＣやＧＢＬが分解し、充放電効率が低下する問題を解消して充放電効率および放電負荷特性をより向上できる負極用黒鉛粒子を実現する。 - 特許庁

To resolve the problems in which PC and GBL of electrolyte components are decomposed on a graphite face in charging and a charge- discharge efficiency is deteriorated, and realize graphite particles for a negative electrode, wherein the charge-discharge efficiency and a discharge load property can be improved more.例文帳に追加

充電時に黒鉛表面で電解質の成分ＰＣやＧＢＬが分解し、充放電効率が低下する問題を解消して充放電効率および放電負荷特性をより向上できる負極用黒鉛粒子を実現する。 - 特許庁

When a signal is read from the selected memory cell to each of the local bit lines LBL, after the signal is amplified by the local sense amplifier 12, the signal is transmitted to the global sense amplifier 11 via the global bit lines GBL, and connected selectively to the external data line.例文帳に追加

選択された前記メモリセルから各々のローカルビット線ＬＢＬに信号が読み出されると、ローカルセンスアンプ１２で増幅された後、グローバルビット線ＧＢＬを経由してグローバルセンスアンプ１１に伝送され、選択的に外部データ線に接続される。 - 特許庁

Furthermore, the step (2) includes a step (2A) of hydrogenating the α-Me-GBL to obtain 2-methyl-1,4-butanediol (2-MeBD) and a step (2B) of dehydrocyclizing the 2-MeBD obtained in the step (2A) to obtain 3-methyltetrahydrofuran.例文帳に追加

さらに、前記工程（２）が、α−Ｍｅ−ＧＢＬを水素化して２−メチル−１，４ブタンジオール（２−ＭｅＢＤ）を製造する工程(２Ａ)と、該工程（２A）で得られた２−ＭｅＢＤを脱水環化して３−メチルテトラヒドロフランを得る工程(２Ｂ)を含む３−メチルテトラヒドロフランの製造方法。 - 特許庁

In the nonaqueous electrolyte battery provided with a negative electrode, a positive electrode, and an electrolytic solution wherein a lithium salt is dissolved in a nonaqueous solvent, 0.5 to 1.5 wt% γ-butyrolactone (GBL) and 0.25 to 0.75 wt% vinylene carbonate (VC) are contained in the electrolytic solution.例文帳に追加

負極と、正極と、非水溶媒にリチウム塩を溶解してなる電解液とを備えた非水電解質電池において、電解液中に０．５〜１．５重量％のγ−ブチロラクトン（ＧＢＬ）および０．２５〜０．７５重量％のビニレンカーボネイト（ＶＣ）を含有している。 - 特許庁

(1) The removing method of the organic system fouling on the substrate surface, wherein the fouling is exfoliated by contacting the treatment liquid containing a mixed solvent composed of EC of a weight ratio 85/15 to 55/45 and γ-butyrolactone (GBL) with the substrate having the organic system fouling on the surface.(2)例文帳に追加

（１）表面に有機系付着物を有する基体に、重量比８５／１５〜５５／４５のＥＣとγ−ブチロラクトン（ＧＢＬ）とからなる混合溶媒を含む処理液を接触させて、前記付着物を剥離することを特徴とする基体表面上の有機系付着物の除去方法。 - 特許庁

Next, when a read command is issued, the row decoder 18 selects one of the word lines WL to be activated which has been selected in accordance with the active command, and also senses data from the already selected bit lines LBL, GBL, and outputs read data by selecting data of the address designated by the read command from among the data.例文帳に追加

次に、リードコマンドにより、ロウデコーダ１８がアクティブコマンドに応じて選択されたワード線ＷＬから活性化する１本のワード線ＷＬを選択するとともに、既に選択されたビット線ＬＢＬ、ＧＢＬからセンスし、そのデータの内、リードコマンドで指定されたアドレスのデータを選択してリードデータを出力する。 - 特許庁

Polymer such as polyacrylonitirile(PAN), polyvinylidene fluoride(PVdF) or the like, an organic solvent such as propylene carbonate(PC), ethylene carbonate(EC), γ-butyrolactone(GBL) or the like, and salt making an electrolytic capacitor function as a capacitor are mixed together and heated into a high- molecular gel electrolyte film, and the film is irradiated with an electron beam to be improved in thermal resistance.例文帳に追加

ポリアクリロニトリル（ＰＡＮ）、ポリビニリデンフルオライド（ＰＶｄＦ）等のポリマーとプロピレンカーボネート（ＰＣ）、エチレンカーボネート（ＥＣ）、γブチロラクトン（ＧＢＬ）等の有機溶媒、そしてキャパシタとして作用させるための塩を加熱混合し製膜した高分子ゲル電解質に電子線を照射して耐熱性向上させたことを特徴とする。 - 特許庁

The semiconductor device according to the invention comprises: a transmission line (GBL); an inverting circuit (IV) that inverts the logic of signal and outputs it; first and second switches (Q1 and Q2) each of which controls connection between the input side and the output side of the transmission line and the inverting circuit; and a third switch (Q3) that controls the connection between the neighboring transmission lines.例文帳に追加

本発明の半導体装置は、伝送線（ＧＢＬ）、信号の論理を反転して出力する反転回路（ＩＶ）、伝送線と反転回路の入力側／出力側との間の接続をそれぞれ制御する第１・第２のスイッチ（Ｑ１、Ｑ２）、隣接する伝送線の間の接続を制御する第３のスイッチ（Ｑ３）を備えて構成される。 - 特許庁

The semiconductor memory 50 comprises a word line WL, a global bit line GBL, and a local bit line LBL arranged while crossing one another, a memory cell array region 1 containing a plurality of ferroelectric memory cells 3 connected to the word line WL and local bit lines LBL, and a transfer gate transistor 4 arranged at the lower portion of the memory cell array region 1.例文帳に追加

この半導体記憶装置５０は、互いに交差するように配置されたワード線ＷＬとグローバルビット線ＧＢＬおよびローカルビット線ＬＢＬと、ワード線ＷＬおよびローカルビット線ＬＢＬに接続された複数の強誘電体メモリセル３を含むメモリセルアレイ領域１と、メモリセルアレイ領域１の下方に配置されたトランスファゲートトランジスタ４とを備えている。 - 特許庁