「Intersection array」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

An intersection memory array can be formed using unit memory cells formed at respective intersections.例文帳に追加

交点メモリアレイが、各交点に形成される単位メモリセルを用いて形成され得る。 - 特許庁

A memory device 50 having an intersection array 100 of a memory cell 130 is provided with a temperature sensor 150 and a reference memory cell 160.例文帳に追加

メモリセル(130)の交点アレイ(100)を有するメモリデバイス(50)は、温度センサ(150)と基準メモリセル(160)を備える。 - 特許庁

A magnetic random access memory (MRAM) (100) includes an array of magnetic memory cells (102) arranged on intersection grids (104, 106, 108).例文帳に追加

磁気ランダムアクセスメモリ(MRAM)(100)は、交点グリッド(104,106,108)上に配列された磁気メモリセル(102)のアレイを含む。 - 特許庁

The second nozzle array is disposed in a position deviated from the first nozzle array in the relative movement direction and is disposed in a position deviated from the first nozzle array in the intersection direction such that an end part of the second nozzle array is located in a center part of the first nozzle array in the intersection direction that intersects with the relative movement direction.例文帳に追加

第２ノズル列は、第１ノズル列に対して前記相対移動方向に位置をずらして配置されるとともに、相対移動方向とは交差する交差方向において該第２ノズル列の端部が第１ノズル列の中央部に位置するように、第１ノズル列に対して前記交差方向に位置をずらして配置されている。 - 特許庁

To solve the problem relating to a short-circuited SDT junction in a resistive intersection memory array.例文帳に追加

抵抗性交点メモリアレイにおいて、短絡したＳＤＴ接合に関連する問題を解決すること。 - 特許庁

A memory array is divided into a plurality of cell array blocks, a bit line BL and a word line WL are continuously provided in a cell array block 11, and a memory cell is arranged at the intersection part.例文帳に追加

メモリセルアレイは複数のセルアレイブロックに分割され、その一つのセルアレイブロック１１内ではビット線ＢＬとワード線ＷＬが連続的に配設され、その交差部にメモリセルが配置される。 - 特許庁

A magnetoresistive access memory (MRAM) cell array device which can realize a resistive intersection memory (RXPtM) device comprises a chip (i.e., substrate) in which an array of the MRAM cells is formed.例文帳に追加

抵抗性交点メモリ（RXPtM）デバイスに具現化することが可能な磁気抵抗ランダムアクセスメモリ(MRAM)セルアレイデバイスは、MRAMセルのアレイが形成されるチップ（すなわち、基板）を含む。 - 特許庁

To solve a problem relating a SDT junction having a defect in a memory array of a resistive cell intersection.例文帳に追加

抵抗性セル交差点メモリアレイにおける欠陥のあるＳＤＴ接合に関連した問題を克服すること。 - 特許庁

Memory cells including phase-change elements arranged in an intersection part of a bit line and word line are provided in a memory cell array 18.例文帳に追加

ビット線とワード線の交差部に備えられる、相変化素子を含むメモリセルをメモリセルアレイ１８内に備える。 - 特許庁

A memory cell array 10 includes memory cells MC arranged at an intersection of a word line WL and a bit line pair BL, /BL.例文帳に追加

メモリセルアレイ１０は、ワード線ＷＬとビット線対ＢＬ、／ＢＬの交差部に設けられたメモリセルＭＣを配列してなる。 - 特許庁

The organic EL display device includes an array of scanning lines 2A, an array of signal lines 2B, and pixels PXL formed in a matrix, each pixel being at an intersection of each of the scanning lines and each of the signal lines.例文帳に追加

有機ＥＬ表示装置は、走査線２Ａの列と、信号線２Ｂの列と、各走査線と各信号線が交差する部分にマトリクス状に配された画素ＰＸＬとを備えている。 - 特許庁

A memory cell array 1 is constituted by arranging a memory cell MC of a current pull-in type at an intersection part of a bit line BL and a word line WL.例文帳に追加

メモリセルアレイ１はビット線ＢＬとワード線ＷＬの交差部に電流引き込み型のメモリセルＭＣを配置して構成される。 - 特許庁

A memory cell array 1 is constituted by arranging memory cells MC at intersection parts of plural bit, lines BL, /BL and plural word lines WL.例文帳に追加

メモリセルアレイ１は、複数本のビット線ＢＬ，／ＢＬと複数本のワード線ＷＬの交差部にメモリセルＭＣを配置して構成される。 - 特許庁

Memory cells are arranged respectively at intersection positions of word lines and the first bit lines 1BL formed in each cell array block B0∼B7.例文帳に追加

各セルアレイブロックＢ０〜Ｂ７内に形成されたワード線ＷＬと第１ビット線１ＢＬとの交点位置に、メモリセルＭＣを配置する。 - 特許庁

An animation icon 56 as a functional icon displayed in the intersection area 76 where the functional icon array 70 and the content icon array 72 intersect is enlarged and displayed with a color different from those of the other functional icons.例文帳に追加

機能アイコン配列７０とコンテンツアイコン配列７２が交差する交差領域７６に表示される機能アイコンである動画アイコン５６は、他の機能アイコンと異なる色彩で拡大表示される。 - 特許庁

In the thin film transistor array, an insulating film of an intersection of a gate wiring and a signal wiring and a gate insulating film of a thin film transistor are formed of different film thicknesses.例文帳に追加

薄膜トランジスタアレーにおいてゲート配線と信号配線との交差部の絶縁膜と薄膜トランジスタのゲート絶縁膜とを異なる膜厚で形成する。 - 特許庁

A first and a second array speakers 10L, 10R are positioned in the vicinity of the two lines of intersection between mutually opposing wall surfaces and the ceiling of a listening room.例文帳に追加

リスニングルームの互いに対向する壁面と、天井との２つの交線近傍に第１および第２のアレースピーカ１０Ｌ，１０Ｒを配置する。 - 特許庁

A memory cell array block 310 of the MRAM 300 is arrayed with a plurality of magnetic memory cells 311 at the intersection points of word lines, digit lines and bit lines.例文帳に追加

ＭＲＡＭ３００の、メモリセルアレイブロック３１０には、ワードライン、デジットライン、及びビットラインの交差点に複数個の磁気メモリセル３１１が配列される。 - 特許庁

To provide a method by which a write-in time for a cell array of a DRAM which comprises a semiconductor memory, especially, word lines and bit lines and in which a cell of a cell array is decided at an intersection point of these lines can be largely and surely shortened more than conventional one.例文帳に追加

半導体メモリー、特に、ワード線およびビット線を含み、これらの線の交差点でセルアレイのセルが確定されるＤＲＡＭのセルアレイへの書き込み時間が、確実に、従来よりも大幅に節約される方法を提供する。 - 特許庁

A memory cell array 1 is configured by disposing a memory cell MC including one pair of cross-connected inverters INV1 and INV2 at each intersection of word lines WL and bit lines BL, /BL.例文帳に追加

メモリセルアレイ１は、一対のインバータＩＮＶ１、ＩＮＶ２を交差接続してなるメモリセルＭＣをワード線ＷＬとビット線対ＢＬ、／ＢＬとの交点に配列してなる。 - 特許庁

The one ends of the optical fibers 4 are attached to the whole intersection points 5 of the GO lines on the GO board 9 and the other ends 6 of the fibers 4 are attached to an array board 3.例文帳に追加

碁盤９の碁線の全交差点５に光ファイバー４の片方の端を取り付け、光ファイバー４のもう片方の端６を整列板３に取り付ける。 - 特許庁

At this time, audio signal is so controlled that the virtual sound source VSS is disposed at an intersection of meshes, having unequal intervals which are dense nearby the speaker array 10 and coarse at a distance.例文帳に追加

このとき、仮想音源ＶSSが、スピーカアレイ１０の近傍では密となり、遠方では粗となる不等間隔のメッシュの交点に位置するようにオーディオ信号を制御する。 - 特許庁

When the function icon displayed in an intersection 76 where the function icon array 70 and the content icon array 72 intersect with each other is a network icon 63, the content icons are displayed hierarchically with an XML file obtained through the Internet.例文帳に追加

機能アイコン配列７０とコンテンツアイコン配列７２が交差する交差領域７６に表示される機能アイコンがネットワークアイコン６３である場合、インターネットを介して取得したＸＭＬファイルにより、コンテンツアイコンを階層的に表示する。 - 特許庁

1. Said lamp unit shall be installed such that 10 or more units are arranged in symmetrical positions against the runway centerline and with equal spacing along the 10 meters or more outside of the intersection of the extended line of runway threshold lights array and the extended line of runway edge lights array. 例文帳に追加

（一）　灯器は、滑走路末端灯列の延長線上滑走路灯列の延長線との交点の両外側十メートル以上にわたり滑走路中心線の延長線に対し対称、かつ、等間隔に十個以上設置すること。 - 日本法令外国語訳データベースシステム

1. Said lamp unit shall be installed such that 1 unit each is located in symmetrical position against the runway centerline and in a section from 10 to 20 meters outward from the intersection of the extended line of runway threshold lights array and the extended line of runway edge lights array. 例文帳に追加

（一）　灯器は、滑走路末端灯列の延長線上滑走路灯列の延長線との交点から両外側十メートルから二十メートルまでの間にそれぞれ一個を滑走路中心線の延長線に対し対称に設置すること。 - 日本法令外国語訳データベースシステム

An array substrate 10 of an H-line reverse driven liquid crystal device is provided with data lines 6 and scanning lines 3a crossing each other, and pixel electrodes 9a arranged at each intersection on the substrate.例文帳に追加

Ｈライン反転駆動の液晶装置のアレイ基板１０は、基板上に、互いに交差するデータ６及び走査線３ａと、交差部毎に配置された画素電極９ａとを有する。 - 特許庁

Functional icon array 70 formed of a plurality of functional icons showing kinds of reproducible media and a content icon array 72 formed of a plurality of content icons showing items of reproducible contents are displayed in an intersection shape in a substantial center of a menu screen 50.例文帳に追加

再生できるメディアの種類を示した複数の機能アイコンからなる機能アイコン配列７０と、再生できるコンテンツの項目を示した複数のコンテンツアイコンからなるコンテンツアイコン配列７２とを、メニュー画面５０の略中央において交差させる形で表示する。 - 特許庁

Thus, if the outer circumferential surface s is viewed from the imaging sensor 12 toward the rotation axis 11a, an intersection position between a diagonal line d and an imaging element group shifts along the array direction of a plurality of imaging elements.例文帳に追加

このため、外周面ｓを撮像センサ１２から回転軸１１ａに向かって見た場合、斜線ｄと撮像素子群との交差位置が複数の撮像素子の配列方向に移動する。 - 特許庁

In an intersection part 7 of a signal line 6 and a scan line 11 in this matrix array substrate, a signal line lower layer line 51 is set to be sufficiently broad to absorb unevenness in an outline position of a signal line upper layer line 31.例文帳に追加

信号線６と走査線１１との交差部７において、信号線下層配線５１は、信号線上層配線３１の輪郭位置のバラツキを吸収すべく、充分に幅広に設けられる。 - 特許庁

On a recording surface Sxy (XY plane), a two-dimensional pixel array is defined, a reference line R in parallel to a Z axis is drawn from a central point P of each pixel G(i, j) to obtain an intersection Q with the 3D original image 10.例文帳に追加

記録面Ｓｘｙ（ＸＹ平面）に二次元画素配列を定義し、各画素Ｇ（ｉ，ｊ）の中心点ＰからＺ軸に平行な参照線Ｒを引き、立体原画像１０との交点Ｑを求める。 - 特許庁

An amplifier in a microphone array processing part 35 is adjusted such that a gain of the microphone element having the directivity direction of an intersection b5 nearest to the mouth position (black round mark a) becomes higher than a gain of the other microphone element (S4).例文帳に追加

この口元位置（黒丸マークａ）に最も近い交点ｂ５の指向性方向を有するマイク素子のゲインがその他のマイク素子のゲインより高くなるように、マイクアレイ処理部３５内のアンプを調整する（Ｓ４）。 - 特許庁

The MRAM includes a memory cell array having magnetic memory cells arranged in lines and columns at intersection of word, bit and digit lines, and a sense amplifier for sensing data stored in a selected magnetic memory cell.例文帳に追加

ＭＲＡＭは、ワードライン、ビットライン、及びデジットラインの交差点に行及び列に配列されたマグネチックメモリセルを有するメモリセルアレイと、選択されたマグネチックメモリセルに貯蔵されたデータを感知する感知増幅器とを含む。 - 特許庁

An information storing device o8 comprises memory cells 12 constituting a resistance intersection array 10, a sense amplifier 24 for detecting a resistance state of the memory cell 12 selected in the array 10, and a switch 30 for pulling up an input of the sense amplifier 24 to fixed voltage.例文帳に追加

抵抗交差点アレイ１０をなすメモリ・セル１２と、アレイ１０内の選択されたメモリ・セル１２の抵抗状態を検知するためのセンス・アンプ２４と、センス・アンプ２４の入力を一定の電圧までプル・アップするためのスイッチ３０とを含んでなることを特徴とする情報記憶デバイス８を提供する。 - 特許庁

The plural light emitting elements 55 on the substrate 54 surface are so distributed and arranged as to be made gradually higher in density as the elements part more from the intersection position of the array surface and the display plate 52 surface.例文帳に追加

そして、基板５４面の複数の発光素子５５は、その傾斜した角度βに対応して、配列面と表示板５２面との交差位置から遠く離れるに従って、次第に高密度になるように分布配置されている。 - 特許庁

The nonvolatile semiconductor memory device includes a unit cell array MAT having a first metal 27, a second metal 36 crossing the first metal 27, and a memory cell MC connected at an intersection of the first metal 27 and second metal 36 between them.例文帳に追加

不揮発性半導体記憶装置は、第１メタル２７、第１メタル２７と交差する第２メタル３６、第１メタル２７及び第２メタル３６の交差部でそれらの間に接続されたメモリセルＭＣを有する単位セルアレイＭＡＴを備える。 - 特許庁

The liquid crystal display device comprising an array substrate on which thin film transistors are disposed on respective intersection portions between signal lines and scanning lines arranged like a matrix and a color filter substrate, having protrusions and recesses on a flattened film formed on the array substrate side and having high visibility angle and high accuracy can be provided.例文帳に追加

マトリクス状に配置された信号線と走査線の各交点部分に、薄膜トランジスタが配置されたアレイ基板とカラーフィルタ基板とを有した表示装置であって、アレイ基板側の平坦化膜に凸部及び凹部を有している液晶表示装置であり、高視野角及び高精細な液晶表示装置を提供することが出来る。 - 特許庁

In the active matrix liquid crystal display element, a scanning electrode 4 and a signal electrode 5 are disposed in a matrix shape, and a liquid crystal is charged between an active matrix array substrate 26 on which thin film transistors 2 are formed at intersection points and a counter substrate.例文帳に追加

走査電極４と信号電極５とがマトリクス状に配置されその交点に薄膜トランジスタ２が形成されたアクティブマトリクスアレイ基板２６と対向基板との間に液晶が充填されたアクティブマトリクス型液晶表示素子である。 - 特許庁

Each memory array includes one or a plurality of row conductors extending in the direction of a row, and one or a plurality of column conductors extending in the direction of a column such that a cross point is formed at an intersection between the row conductors and the column conductors.例文帳に追加

各メモリアレイは、行方向導体と列方向導体との間の交点でクロスポイントが形成されるように、行方向に延びる１つまたは複数の行方向導体及び列方向に延びる１つまたは複数の列方向導体を含む。 - 特許庁

The crossbar circuit has an array of data input routes 12 and data output routes 50, and at each intersection, a crossbar cell 20 including a configuration storage circuit programmable to store a routing value, a transmission circuit, and an arbitration circuit is provided.例文帳に追加

クロスバー回路はデータ入力経路１２およびデータ出力経路５０のアレイを有し、各交差点にはルーティング値を記憶するようにプログラム可能な構成記憶回路と、伝送回路と、アービトレーション回路とを備えるクロスバーセル２０が提供される。 - 特許庁

The nonvolatile semiconductor memory device includes a plurality of pieces first and second wiring that intersect each other and a memory cell array composed by laminating a plurality of memory cell layers having memory cells prepared at each intersection of the plurality of pieces of first and second wiring.例文帳に追加

不揮発性半導体記憶装置は、互いに交差する複数の第１及び第２の配線、並びにこれら複数の第１及び第２の配線の各交差部に設けられたメモリセルを有するメモリセルレイヤを複数積層してなるメモリセルアレイを備える。 - 特許庁

The position of the intersection of the optical axis of the irradiated light output from a lens array 105 and an X-Y plane is detected on the two X-Y planes, and the inclination of the optical axis of the irradiated light with respect to a Z-axis is detected on the basis of positional information.例文帳に追加

レンズアレイ１０５から出力される照射光の光軸とＸ−Ｙ平面との交差位置を２つのＸ−Ｙ平面で検出し、この位置情報に基づいてＺ軸に対する照射光の光軸の傾きを検出する。 - 特許庁

The device includes a memory cell array in which a plurality of memory cells are arranged, wherein each memory cell MC is formed between a bit line and a word line at an intersection of the bit line BL extending in X direction with the word line WL extending in Y direction differ from the X direction.例文帳に追加

複数のメモリセルが配置されたメモリセルアレイを備え、各メモリセルＭＣは、Ｘ方向に延びたビット線ＢＬと、Ｘ方向とは異なるＹ方向に延びたワード線ＷＬとが交差する位置に、それぞれ、ビット線とワード線とに挟まれて形成されている。 - 特許庁

In the transistor array panel 1, a plurality of gate lines 3 and a plurality of data lines 4 are insulated from each other and lie orthogonal to each other; a plurality of thin film transistors 5 is located at each intersection part of them; a gate 31 is connected to a gate line 3; and a source 37 is connected to a data line 4.例文帳に追加

トランジスタアレイパネル１においては、複数のゲートライン３と複数のデータライン４とが互いに絶縁されて直交し、これらの各交差部に複数の薄膜トランジスタ５がそれぞれ配置され、ゲート３１がゲートライン３に接続され、ソース３７がデータライン４に接続されている。 - 特許庁

This device is constituted so that input/output of data is performed in two directions of two side parts 113, 114 being adjacent and orthogonal each other of a square memory cell array in which memory cells are arranged in a matrix state at intersection positions of word lines and bit lines arranged in a lattice state and intersecting orthogonally each other.例文帳に追加

格子状に配列された互いに直交するワード線およびビット線の交差位置にメモリセルがマトリクス状に配置されている方形のメモリセルアレイの、互いに隣接して垂直な２つの縁（辺）部１１３，１１４の２方向にデータの入出力を行うように構成する。 - 特許庁

A printed wiring board comprises a land for mounting a component for bridging a signal line and a ground line, formed as a component for three-dimensional intersection for intersecting different types of lines such as signal lines, power source lines, a ground line and the like on a surface of a rear side thereof for mounting a grid array package.例文帳に追加

グリッドアレイパッケージを実装するプリント配線板の裏側の面に、信号線、電源線、グラウンド線等の互いに異なる種類の線を立体交差させる立体交差用部品として、信号線やグラウンド線をブリッジさせる部品を搭載するためのランドを形成した。 - 特許庁