「MOS gate」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

OVERVOLTAGE PROTECTION CIRCUIT OF MOS GATE ELEMENT例文帳に追加

ＭＯＳゲート素子の過電圧保護回路 - 特許庁

POWER MOS TRANSISTOR HAVING TRENCH GATE例文帳に追加

トレンチゲートを有するパワーＭＯＳトランジスタ - 特許庁

POWER MOS DEVICE WITH BURIED GATE例文帳に追加

埋め込みゲートを有するパワーＭＯＳデバイス - 特許庁

MANUFACTURE OF DUAL GATE MOS TRANSISTOR例文帳に追加

デュアルゲ—トＭＯＳトランジスタの製造方法。 - 特許庁

MOS TRANSISTOR WITH DEFORMABLE GATE例文帳に追加

変形可能なゲートをもつＭＯＳトランジスタ - 特許庁

The vertical signal line V1 is connected to a load MOS M51 via a common gate MOS M71 being a constant voltage means 3.例文帳に追加

垂直信号線V1は、定電圧手段３であるゲート接地MOS M71を介して負荷MOS M51に接続される。 - 特許庁

MOS GATE THYRISTOR AND CONTROL METHOD THEREFOR例文帳に追加

ＭＯＳゲートサイリスタおよびその制御方法 - 特許庁

Further, the source of an N-channel MOS transistor M5 is connected to the gate of a P-channel MOS transistor M7 in the push-pull circuit 15, and the P-channel MOS transistor M7 is driven by an output from the source of the N-channel MOS transistor M5.例文帳に追加

また、NチャネルMOSトランジスタM5のソースは、プッシュプル回路１５のPチャネルMOSトランジスタM7のゲートと接続され、NチャネルMOSトランジスタM5のソース出力によって、PチャネルMOSトランジスタM7が駆動される。 - 特許庁

TRENCH TYPE INSULATED GATE MOS SEMICONDUCTOR DEVICE例文帳に追加

トレンチ型絶縁ゲートＭＯＳ半導体装置 - 特許庁

TRENCH GATE MOS TRANSISTOR, AND CREATION METHOD THEREOF例文帳に追加

トレンチゲート型ＭＯＳトランジスタとその作成法 - 特許庁

MOS GATE DEVICE WITH BURIED GATE AND MANUFACTURE THEREOF例文帳に追加

埋め込みゲートを有するＭＯＳゲート装置およびその製造方法 - 特許庁

To prevent the gate control signal from fluctuating while the drive MOS transistor 3 cuts off, a switch 5 is added to a gate of the drive MOS transistor 3, and a switch 5 is turned on at a timing when the drive MOS transistor 3 is off.例文帳に追加

更に、駆動MOSトランジスタ３の遮断時にゲート制御信号が変動しないように、駆動MOSトランジスタ３のゲートにスイッチ５を追加し、駆動MOSトランジスタ３がオフするタイミングで、スイッチ５をオンさせる。 - 特許庁

MOS TRANSISTOR WITH MESH-TYPE GATE ELECTRODE例文帳に追加

メッシュ型のゲート電極を有するＭＯＳトランジスタ - 特許庁

A source and a gate of the depletion MOS Q1 are connected to a gate of the depletion MOS Q2 mutually.例文帳に追加

ディプレッションＭＯＳ（Ｑ１）のソース及びゲートと、ディプレッションＭＯＳ（Ｑ２）のゲートとが相互に接続される。 - 特許庁

VERTICAL-TRENCH INSULATED GATE MOS SEMICONDUCTOR DEVICE例文帳に追加

縦型トレンチ型絶縁ゲートＭＯＳ半導体装置 - 特許庁

GATE OXIDE FILM TUNNEL CURRENT MODEL FOR MOS TRANSISTOR例文帳に追加

ＭＯＳトランジスタのゲート酸化膜トンネル電流モデル - 特許庁

MOS GATE INPUT TYPE POWER SEMICONDUCTOR ELEMENT例文帳に追加

ＭＯＳゲート入力型電力用半導体素子 - 特許庁

The gate and drain of the MOS transistor NB12 are diode-connected, and the second bias voltage VR2 is supplied from the gate.例文帳に追加

MOSトランジスタNB12のゲートとドレインはダイオード接続され、ゲートから第２のバイアス電圧VR2が供給される。 - 特許庁

GATE AND CMOS STRUCTURE AND MOS STRUCTURE例文帳に追加

ゲートならびにＣＭＯＳ構造およびＭＯＳ構造 - 特許庁

In an output buffer circuit 31, the source of a P-channel MOS transistor M4 is connected to the gate of an N-channel MOS transistor M6 in a push-pull circuit 15, and the N-channel MOS transistor M6 is driven by an output from the source of the P-channel MOS transistor M4.例文帳に追加

出力バッファ回路３１において、PチャネルMOSトランジスタM4のソースは、プッシュプル回路１５のNチャネルMOSトランジスタM6のゲートと接続され、PチャネルMOSトランジスタM4のソース出力によって、NチャネルMOSトランジスタM6が駆動される。 - 特許庁

In the amplifier circuit 10, the ground, a MOS transistor NN10, a MOS transistor NN11, a resistance load RA10 and a power supply voltage VDD are serially connected in the order, the bias circuit 12 supplies a bias voltage VR1 to the gate of the MOS transistor NN10 and supplies a second bias voltage VR2 to the gate of the MOS transistor NN11.例文帳に追加

増幅回路10では、接地と、MOSトランジスタNN10と、MOSトランジスタNN11と、抵抗性負荷RA10と、電源電圧VDDがこの順に直列接続され、バイアス回路12はMOSトランジスタNN10のゲートにバイアス電圧VR1が供給し、MOSトランジスタNN11のゲートに第２のバイアス電圧VR2が供給する。 - 特許庁

An n-type channel MOS transistor M3 wherein a connection part of the MOS transistor M2 of the gate and the source, the VCC, and the gate of the MOS transistor M1 are connected with the gate, the drain, and the gate respectively is arranged.例文帳に追加

ＭＯＳトランジスタＭ２のゲートとソースの結線部にゲートを、ＶＣＣにドレインを、ＭＯＳトランジスタＭ１のゲートにゲートをそれぞれ接続したｎ型チャネルＭＯＳトランジスタＭ３を設ける。 - 特許庁

POWER TRENCH MOS GATE DEVICE AND ITS MANUFACTURE例文帳に追加

パワートレンチＭＯＳゲート装置およびその製造方法 - 特許庁

To improve driving capacity per unit area in a trench gate type MOS transistor.例文帳に追加

トレンチゲート型MOSトランジスタにおいて、単位面積あたりの駆動能力を向上させる。 - 特許庁

The MOS power transistor includes: a MOS transistor aggregate section 51 and a gate use aluminum wiring pattern 54.例文帳に追加

ＭＯＳトランジスタ集合部５１とゲート用アルミ配線パターン５４とを有する。 - 特許庁

To constitute an intermediate-withstand voltage MOS transistor etc., in a dual-gate.例文帳に追加

中耐圧ＭＯＳトランジスタ等をデュアルゲート化する。 - 特許庁

MANUFACTURING PROCESS OF MOS GATE DEVICE WITH REDUCED NUMBER OF MASKS例文帳に追加

マスク数を低減したＭＯＳゲートデバイスの製造プロセス - 特許庁

MOS TRANSISTOR HAVING MODIFIED GATE DIELECTRIC BODY例文帳に追加

改善されたゲ—ト誘電体を有するＭＯＳトランジスタ - 特許庁

The MOS transistor has a gate length of ≤1.25 μm.例文帳に追加

ＭＯＳトランジスタのゲート長さは１．２５μｍ以下である。 - 特許庁

The gate voltage of the MOS transistor M1 is VPTAT=U_T1n(Ng2/Ng1).例文帳に追加

ＭＯＳトランジスタＭ１のゲートの電圧がVPTAT＝U_Tln(Ng2/Ng1)となる。 - 特許庁

GATE ELECTRODE FOR MOS TRANSISTOR AND ITS MANUFACTURING METHOD例文帳に追加

ＭＯＳトランジスタのゲート電極及びその製造方法 - 特許庁

The other branch that is branched by the branch node N1 is connected to a gate of the P-channel MOS transistor MP1.例文帳に追加

分岐ノードN1で分岐された他方は、PチャネルMOSトランジスタMP1のゲートに接続されている。 - 特許庁

The source of the MOS transistor Q12 is connected to the gate of the MOS transistor Q11.例文帳に追加

ＭＯＳトランジスタＱ１２のソースは、ＭＯＳトランジスタＱ１１のゲートに接続されている。 - 特許庁

The gate potential generating circuit 4 generates a plurality of mutually different gate potentials so that the resistance values of MOS and the resistances of the plurality of MOS transistors 12 are mutually equal, and supplies the plurality of generated gate voltages to a plurality of gates of the plurality of MOS transistors.例文帳に追加

ゲート電位発生回路４は、複数のMOSトランジスタ１２のMOS抵抗の抵抗値が互いに同じになるように、互いに異なる複数のゲート電位を発生し、その発生した複数のゲート電圧を、複数のMOSトランジスタの複数のゲートにそれぞれ供給する。 - 特許庁

The gate oxide film of the MOS transistor 12 is formed by using a process other than a process of forming the gate oxide film of the MOS transistor 11, and the thickness of the gate oxide film of the MOS transistor 12 is formed thinner than the thickness of the gate oxide film of the MOS transistor 11.例文帳に追加

ＭＯＳトランジスタ１２のゲート酸化膜を、ＭＯＳトランジスタ１１のゲート酸化膜を形成するプロセスとは別のプロセスで形成し、ＭＯＳトランジスタ１２のゲート酸化膜をＭＯＳトランジスタ１１のゲート酸化膜より薄くする。 - 特許庁

An n-type channel MOS transistor M3 is provided wherein a gate is connected to a connection part of the gate and source of the MOS transistor M2, a drain is connected to the VCC and the gate is connected to the gate of the MOS transistor M1, respectively.例文帳に追加

ＭＯＳトランジスタＭ２のゲートとソースの結線部にゲートを、ＶＣＣにドレインを、ＭＯＳトランジスタＭ１のゲートにゲートをそれぞれ接続したｎ型チャネルＭＯＳトランジスタＭ３を設ける。 - 特許庁

An n-type channel MOS transistor M3 is provided in which the gate is connected to the gate and source connection part of the MOS transistor M2, the drain is connected to the VCC, and the gate is connected to the gate of the MOS transistor M1.例文帳に追加

ＭＯＳトランジスタＭ２のゲートとソースの結線部にゲートを、ＶＣＣにドレインを、ＭＯＳトランジスタＭ１のゲートにゲートをそれぞれ接続したｎ型チャネルＭＯＳトランジスタＭ３を設ける。 - 特許庁

The sources of the load MOS M51 to M53 are connected to a common GND line 4 and the gates are connected to the gate of an input MOS M50 and also to a voltage input terminal 5.例文帳に追加

負荷MOS M51〜M53のソースは共通のGNDライン４に、ゲートは入力MOS M50のゲートに接続されると共に電圧入力端子５に接続される。 - 特許庁

To improve the characteristics of a gate oxide film formed on the inner wall of a trench in a MOS gate power device having a trench MOS gate structure.例文帳に追加

トレンチＭＯＳゲート構造を有するＭＯＳゲートパワーデバイスなどにおいて、トレンチ内壁に形成するゲート酸化膜の特性を向上させる。 - 特許庁

To reduce the gate resistance and the gate/drain capacitance simultaneously, in an MOS transistor of multi-fingered gate structure.例文帳に追加

多フィンガーゲート構造のＭＯＳトランジスタにおいて、ゲート抵抗とゲート・ドレイン間容量を、同時に低減する。 - 特許庁

DRIVER FOR MOS GATE TRANSISTOR AND HIGH-VOLTAGE MOSFET例文帳に追加

ＭＯＳゲートトランジスタ用ドライバおよび高電圧ＭＯＳＦＥＴ - 特許庁

SHORT-CIRCUIT GATE POSITION DETECTION METHOD FOR MOS SEMICONDUCTOR ELEMENT例文帳に追加

ＭＯＳ形半導体素子の短絡ゲート位置の検知方法 - 特許庁

HIGHLY INTEGRATED MEMORY CIRCUIT BY DOUBLE GATE MOS TRANSISTOR STRUCTURE例文帳に追加

ダブルゲートＭＯＳトランジスタ構造による高集積メモリ回路 - 特許庁

METHOD OF MANUFACTURING MOS GATE TYPE SILICON CARBIDE SEMICONDUCTOR DEVICE例文帳に追加

ＭＯＳゲート型炭化珪素半導体装置の製造方法 - 特許庁

THIN BARRIER METAL FOR ACTIVE ELECTRODE OF MOS GATE DEVICE例文帳に追加

ＭＯＳゲートデバイスの能動電極用の薄いバリア金属 - 特許庁