「MC1」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The read/write control circuit 3 applies different voltages depending on the information to be written in the bit lines BL0 to BL3 corresponding to a plurality of memory cells MC1-0 to MC1-3 when writing the information into a plurality of the memory cells MC1-0 to MC1-3 connected to the same word line WL1.例文帳に追加

読み出し／書き込み制御回路３は、同一のワード線ＷＬ１に接続された複数のメモリセルＭＣ１−０〜ＭＣ１−３に情報を書き込む際、複数のメモリセルＭＣ１−０〜ＭＣ１−３に対応するビット線ＢＬ０〜ＢＬ３に、書き込もうとする情報によって異なる電圧を印加する。 - 特許庁

It can be discriminated surely that the first music is selected by stopping skip when the first music MC1 is selected and starting reproducing operation of the music MC1.例文帳に追加

１曲目ＭＣ１が選択されたときスキップを停止して、曲ＭＣ１の再生動作を開始することで、１曲目が選択されことを確実に判別できる。 - 特許庁

Complementary data are written electrically in two nonvolatile memory cells MC1, MC2.例文帳に追加

２つの不揮発性メモリセルＭＣ１、ＭＣ２には、相補データが電気的に書き込まれる。 - 特許庁

The memory cells MC1-MC3 are connected with a common electric line WLk.例文帳に追加

メモリセルＭＣ１〜ＭＣ３はそれぞれ共通の電気線路ＷＬｋと接続されている。 - 特許庁

A lurality of memory cards MC1, MC2 are connected with a 2nd input/output terminal group 6.例文帳に追加

第２の入出力端子群６に複数のメモリカードＭＣ１、ＭＣ２を接続する。 - 特許庁

A source of an adjacent memory cell MC3 is clamped to fixed potential by a second selection transistor TRs4, and 0 v is applied to a source of an adjacent memory cell MC1 by a bit line selection transistor TRd0.例文帳に追加

隣接するメモリセルMC3のソースは、第２の選択トランジスタTRs4によって一定電位にクランプされ、隣接するメモリセルMC1のソースは、ビット線選択トランジスタTRd0によって0vに印加される。 - 特許庁

A source line SL is formed between a memory cell MC1 and a memory cell MC2, in the manner of self-alignment.例文帳に追加

メモリセルＭＣ１とメモリセルＭＣ２の間に自己整合的にソース配線ＳＬを形成する。 - 特許庁

The microphones MC1 to MC6 are characterized in that they are located in pairs from the center of the reception reproduction loudspeaker 16.例文帳に追加

マイクロフォンＭＣ１〜ＭＣ６は受話再生スピーカ１６の中心から対をして位置させる。 - 特許庁

A read circuit reads the memory cell MC1 to be read using the corrected determination potential.例文帳に追加

読み出し回路は、補正した判定電位を用いて読み出し対象のメモリセルＭＣ１を読み出す。 - 特許庁

The microphones MC1 to MC6 radially arranged are located at an equal distance from the speaker 16.例文帳に追加

放射状に配置されたマイクロフォンＭＣ１〜ＭＣ６はスピーカ１６から等距離に位置している。 - 特許庁

The SRAM cell MC1 includes the word lines WLA, WLB and connected with the word line WLA.例文帳に追加

ＳＲＡＭセルＭＣ１はワード線ＷＬＡ、ＷＬＢを有し、ワード線ＷＬＡが接続されている。 - 特許庁

Especially, the cap conductor film MC1 is selectively formed on the wiring MW1 by an ALD method.例文帳に追加

特に、キャップ導体膜ＭＣ１はＡＬＤ法によって配線ＭＷ１上に選択的に形成する。 - 特許庁

A microcell MC1 including the circuit of a physical layer of 2.0 in USB is arranged at the corner of the integrated circuit device ICD.例文帳に追加

ＵＳＢ２．０の物理層の回路を含むマクロセルＭＣ１を集積回路装置ＩＣＤのコーナに配置する。 - 特許庁

First to fourth memory cells MC1 to MC4 are arranged in one column adjoining each other on a semiconductor substrate.例文帳に追加

第１〜第４メモリセルＭＣ１〜ＭＣ４は、半導体基板上に互いに隣接して１列に配置されている。 - 特許庁

The semiconductor device includes a memory cell MC1 and a memory cell MC2, which are formed on a main face of a substrate 1S and are adjacently arranged.例文帳に追加

基板１Ｓの主面に形成され、隣り合って配置されたメモリセルＭＣ１およびメモリセルＭＣ２を含む。 - 特許庁

A function switching part 14 includes a pair of program elements MC1 and MC2 programmed to different logic values.例文帳に追加

機能切替部１４は、互いに異なる論理値にプログラムされる一対のプログラム素子ＭＣ１、ＭＣ２を有する。 - 特許庁

Besides, the first curved surface mirror MC1 is positioned between the second curved surface mirror MC2 and a screen surface.例文帳に追加

その上、第１曲面ミラーＭＣ１が、第２曲面ミラーＭＣ２とスクリーン面との間に位置するようにする。 - 特許庁

The magnetically coupled element MC1 is provided with a first conductor 1, a second conductor 11, and a magnetic material 21.例文帳に追加

磁気結合素子ＭＣ１は、第１の導電体１、第２の導電体１１及び磁性体２１を備える。 - 特許庁

Floating gates 106 of the memory cells MC1 to MC4 are coupled with each other through the same layer (polysilicont layer) and are integrally formed.例文帳に追加

各メモリセルＭＣ１〜ＭＣ４のフローティングゲート１０６は、同一の層（ポリシリコン層）で連結され、一体となっている。 - 特許庁

The semiconductor memory includes word lines WLA, WLB, SRAM cells MC1, MC2, and a mediation cell DC.例文帳に追加

半導体記憶装置は、ワード線ＷＬＡ、ＷＬＢと、ＳＲＡＭセルＭＣ１、ＭＣ２と、仲介セルＤＣとを備える。 - 特許庁

The belt-like electrodes Er1-Erm, Ec1-Ecn are provided with metal films Mr1-Mrm, Mc1-Mcn, respectively.例文帳に追加

帯状電極Ｅｒ１〜Ｅｒｍ、Ｅｃ１〜Ｅｃｎに対してそれぞれ金属膜Ｍｒ１〜Ｍｒｍ、Ｍｃ１〜Ｍｃｎを設ける。 - 特許庁

On the second mode, readout circuit RC reads out the complementary data of the first and second memory cells MC1, MD1 by comparing the detection current flowing into the first memory cell MC1 from the differential signal amplifier section CM1 and the detection current flowing into the second memory cell MD1.例文帳に追加

第２のモードでは、差動信号増幅部ＣＭ１から第１のメモリーセルＭＣ１に流れる検出電流と第２のメモリーセルＭＤ１に流れる検出電流を比較することで第１、第２のメモリーセルＭＣ１、ＭＤ１の相補データを読み出す。 - 特許庁

The information of one bit is stored by a first memory cell MC0 and a second memory cell MC1 adjacent each other in the wordline direction.例文帳に追加

ワード線方向に互いに隣接する第１メモリセルＭＣ０と第２メモリセルＭＣ１とで１ビットの情報を記憶する。 - 特許庁

A first and a second memory cells MC1, MC2 store separate data on the first mode and complementary data on the second mode.例文帳に追加

第１、第２のメモリーセルＭＣ１、ＭＣ２は第１のモードでは別個のデータを記憶し、第２のモードでは相補データを記憶する。 - 特許庁

Microphones MC1 to MC6 radially arranged in a horizontal direction are characterized in that they are located at an equal distance from a lower part reception reproduction loudspeaker 16.例文帳に追加

水平方向に、放射状に配置されたマイクロフォンＭＣ１〜ＭＣ６を、下部の受話再生スピーカ１６から等距離に位置させる。 - 特許庁

Each magnetic circuit MC1, MC2 of the first and the second magnetic circuit groups are arranged facing to each other in every direction each shifted at half a pitch.例文帳に追加

上記第１、第２の磁気回路群の各々の磁気回路ＭＣ１、ＭＣ２は、縦横に１／２ピッチずつずらして対向配置される。 - 特許庁

The memory cell MC1 to memory cell MCm, a bit line insertion capacitance Cb1 and a bit line parasitic capacitance Ck1 are connected to the bit line BL.例文帳に追加

ビット線ＢＬには、メモリセルＭＣ１、・・・、メモリセルＭＣｍ、ビット線挿入キャパシタＣｂ１、及びビット線寄生容量Ｃｋ１が接続される。 - 特許庁

The plurality of SRAM cell MC1 and the adjacent cell of the mediation cell DC use the common contact for the word line WLA.例文帳に追加

複数のＳＲＡＭセルＭＣ１及び仲介セルＤＣの隣接するセル同士がワード線ＷＬＡ用のコンタクトを共有している。 - 特許庁

The macro cell MC1 includes a physical layer circuit and a transmission circuit 10 and a reception circuit 30 which are connected to pads for DPs and DMs.例文帳に追加

物理層の回路を含むマクロセルＭＣ１は、ＤＰ、ＤＭ用のパッドに接続される送信回路１０と受信回路３０を含む。 - 特許庁

Conversely when a low level control signal is inputted to the mode switching pad MC1 or the mode switching pad MC1 is opened, all the scan chains 3, 4, 5 are electrically connected in series by turning the switches SW1, SW2 into a connected mode.例文帳に追加

逆に、モード切り替え用パッドＭＣ１にＬｏｗレベルの制御信号を入力した場合、もしくはモード切り替え用パッドＭＣ１がオープンの場合には、スイッチＳＷ１・ＳＷ２が接続モードになることによってスキャンチェーン３・４・５が全て電気的に直列接続される。 - 特許庁

The SD memory cards MC1, MC2 are provided with a plurality of recess parts 110 where a first and a second contact pads are positioned, and a back and forth dimension of the recess part 110 of the SD memory card MC2 is set up larger than that of the recess part 110 of the SD card MC1.例文帳に追加

ＳＤメモリカードＭＣ１，ＭＣ２には、第１および第２コンタクトパッドが配置される複数の凹所１１０が凹設され、またＳＤメモリカードＭＣ２の凹所１１０の前後方向寸法はＳＤメモリカードＭＣ１の凹所１１０の前後方向寸法よりも大きく設定してある。 - 特許庁

When data of a memory cell MC1 connected to the bit line /BLL is read, the folded pair of bit lines BLL and /BLL are made a floating state.例文帳に追加

ビット線／ＢＬＬに接続されたメモリセルＭＣ１のデータを読出するとき、折返しビット線対ＢＬＬおよび／ＢＬＬはフローティング状態となる。 - 特許庁

The execution of reading operation to the program elements MC1 and MC2 is not needed for the determination of the operation specification of the optional function 16.例文帳に追加

オプション機能部１６の動作仕様を決定するために、プログラム素子ＭＣ１、ＭＣ２に対する読み出し動作を実行する必要はない。 - 特許庁

A reading element QR of the memory cell MC1 and a reading element QR of the memory cell MC2 are installed in the active region L3.例文帳に追加

さらに、活性領域Ｌ３には、メモリセルＭＣ１の読出し用素子ＱＲおよびメモリセルＭＣ２の読出し用素子ＱＲを共に配置する。 - 特許庁

The first read transfer transistor Qrx1 is used in common between at least two SRAM cells MC1 and MC2 in the memory cell array.例文帳に追加

第１の読み出し転送トランジスタＱｒｘ１は、メモリセルアレイ内の少なくとも２つのＳＲＡＭセルＭＣ１、ＭＣ２の間で共有される。 - 特許庁

Since a timer relay TM1 operates with the power failure detection signal Sbo, to close a timer relay switch Sw, the relay circuit of a switching relay MC1 is closed.例文帳に追加

停電検出信号ＳｂｏでタイマリレーＴＭ１が動作してタイマリレースイッチＳｗが閉じるので、開閉リレーＭＣ１のリレー回路が閉じる。 - 特許庁

A writing/elimination element CWE of the memory cell MC1 and a writing/elimination element CWE of the memory cell MC2 are arranged in the active region L2.例文帳に追加

また、活性領域Ｌ２には、メモリセルＭＣ１の書込み／消去用素子ＣＷＥおよびメモリセルＭＣ２の書込み／消去用素子ＣＷＥを共に配置する。 - 特許庁

Namely, according to programmed states of the program elements MC1 and MC2, the operation specification of the optional function 16 is automatically determined up to the completion of power-on.例文帳に追加

すなわち、プログラム素子ＭＣ１、ＭＣ２のプログラム状態に応じて、パワーオンが完了するまでにオプション機能部１６の動作仕様が自動的に決定される。 - 特許庁

Then, sound radiated from an actual sound source Sr in actual arbitrary space 26 is collected by microphones MC1 to MCn arranged corresponding to the regions S1 to Sn.例文帳に追加

任意の実際の空間２６で実際の音源Ｓｒから放射される音をＳ１〜Ｓｎに対応して配置された各マイクロホンＭＣ１〜ＭＣｎで収音する。 - 特許庁

Also, transfer transistors MN1-1 to MN1-16 are provided between control gates of the MC1-MC16 and word line driving circuits 15-1 to 15-16.例文帳に追加

また、メモリセルＭＣ１〜ＭＣ１６の制御ゲートと、ワード線駆動回路１５-１〜１５-１６との間に転送トランジスタＭＮ１-１〜ＭＮ１-１６が設けられる。 - 特許庁

When the switching relay MC1 operates, an interlocked switch Sb opens thus opening an emergency power supply line Lb for a stand-by communication apparatus 20B.例文帳に追加

開閉リレーＭＣ１が動作すると、連動する開閉スイッチＳｂが開き、待機中の通信機器２０Ｂに対する非常用電源路Ｌｂが開く。 - 特許庁

The mediation cell DC is provided adjacent to the SRAM cell MC1 and the SRAM cell MC2 and is connected with the word lines WLA, WLB.例文帳に追加

仲介セルＤＣは、ＳＲＡＭセルＭＣ１とＳＲＡＭセルＭＣ２とに隣接して設けられ、ワード線ＷＬＡ、ＷＬＢが接続されている。 - 特許庁

One memory cell out of the first memory cell MC0 and second memory cell MC1 in a pair to be used for a reading operation is used as a verify cell at the writing of another memory cell.例文帳に追加

読み出し動作に用いるペアの第１メモリセルＭＣ０と第２メモリセルＭＣ１の一方を、他方の書き込み時のベリファイセルとして用いる。 - 特許庁

A capacitive element C of the memory cell MC1 is installed in the active region L1, and a capacitive element C of the memory cell MC2 in the active region L4.例文帳に追加

活性領域Ｌ１にはメモリセルＭＣ１の容量素子Ｃを配置し、活性領域Ｌ４にはメモリセルＭＣ２の容量素子Ｃを配置する。 - 特許庁

In the driving equipment of the solenoid valve 1 which has at least two system lines 12 and 13 and supplies the voltage from the raising voltage source 20 to this two system lines 12 and 13 through solenoid valves MC1 and MC2, at least two solenoid valves MC1 and MC2 are connected in series and driven by one oscillation circuit 2.例文帳に追加

少なくとも２系統のライン１２，１３を備え、加圧源２０からの圧力を電磁弁ＭＣ１，ＭＣ２を介して２系統のライン１２，１３に供給する電磁弁駆動装置１において、少なくとも２つの電磁弁ＭＣ１，ＭＣ２を直列接続し、１つの発振回路２により駆動した。 - 特許庁