「rbl」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Since reactor power (P_1+γ) is reactor power P_2, the reactor power P_2 is set as the RBL' value.例文帳に追加

原子炉出力（Ｐ_１＋γ）が原子炉出力Ｐ_２であるので、ＲＢＬ´値として原子炉出力Ｐ_２が設定される。 - 特許庁

A reference bit line RBL is connected to the reference cell 21, and a precharge voltage is applied thereto when a reading operation is executed.例文帳に追加

リファレンスビット線ＲＢＬは、リファレンスセル２１に接続され、読み出し動作に際してプリチャージ電圧を印加される。 - 特許庁

Column selection gates (CSG, RCSG) are provided on regular bit lines (BL, /BL) and refreshing bit lines (RBL, RCSG) respectively.例文帳に追加

正規ビット線（ＢＬ，／ＢＬ）とリフレッシュビット線（ＲＢＬ，／ＲＢＬ）それぞれに列選択ゲート（ＣＳＧ，ＲＣＳＧ）を設ける。 - 特許庁

The restore-access transistor couples the memory capacitor to a restore-bit line (RBL) conforming to a signal on a restore-word line (RWL).例文帳に追加

リストアアクセストランジスタは、リストアワード線（ＲＷＬ）上の信号に従ってメモリキャパシタをリストアビット線（ＲＢＬ）に結合する。 - 特許庁

At timing when the potential of the replica bit line RBL reaches a predetermined value, the bootstrap circuit 3 drives the bit line BLt to the negative potential.例文帳に追加

ブートストラップ回路３は、レプリカビット線ＲＢＬの電位が所定の値となったタイミングでビット線ＢＬｔを負電位に駆動する。 - 特許庁

For example, one of the bit lines 13 laid in a column direction is made a reference bit line RBL in the memory cell array 10 with anti-fuse elements 11 arranged in a grid pattern.例文帳に追加

たとえば、アンチヒューズ素子１１が格子状に配置されたメモリセルアレイ１０の、列方向に敷設されたビット線１３のうちの１本を参照ビット線ＲＢＬとする。 - 特許庁

To provide a rod block monitor that blocks control rod extraction by detecting a sudden-rise in the output level, and sets an optional RBL.例文帳に追加

急激に上昇する出力レベルを検出して制御棒引抜を阻止すると共に、任意のＲＢＬを設定することができる制御棒引抜監視装置を提供する。 - 特許庁

The bit line potential control circuit 7 controls the reference bit line /RBL to a voltage level different from the voltage level of the bit line /BLi during the operation of reading data from the memory cell 21.例文帳に追加

ビット線電位制御回路７は、メモリセル２１からデータを読み出す読み出し動作時に、リファレンスビット線／ＲＢＬをビット線／ＢＬｉの電圧レベルと異なる電圧レベルに制御する。 - 特許庁

The detection circuit 5 detects that the voltage of the reference bit line RBL is equal to or less than a set voltage to output a control signal for driving the sense amplifier 9 of the memory cell 11 during a reading operation.例文帳に追加

検出回路５は、読み出し動作時に、リファレンスビット線ＲＢＬの電圧が設定電圧以下になったことを検出して、メモリセル１１のセンスアンプ９駆動用の制御信号を出力する。 - 特許庁

With such constitution, the write data signals are directly output to the readout bit line pairs RBL, RBLB from the pull-up circuit 100, even if potential differences of signals output to the readout bit line pairs RBL, RBLB from selected bit line pairs BLj, BLBj are not sufficient, by a lag between drive timing of wordlines WLi and selection timing of the bit line pairs BLj, BLBj by selection signals RYj.例文帳に追加

これにより、ワード線ＷＬｉの駆動タイミングと選択信号ＲＹｊによるビット線対ＢＬｊ，ＢＬＢｊの選択タイミングのずれによって、選択されたビット線対ＢＬｊ，ＢＬＢｊから読み出しビット線対ＲＢＬ，ＲＢＬＢに出力される信号の電位差が十分でなくても、プルアップ回路１００から読み出しビット線対ＲＢＬ，ＲＢＬＢに書き込みデータ信号が直接出力される。 - 特許庁

A write bit line WBL and a read bit line RBL are separately disposed in a memory cell MC, and a source line SL to which the memory cell is connected is constituted of the source impurity area 3 of the same conductive type as that of a substrate area.例文帳に追加

メモリセル（ＭＣ）に対し、書込ビット線（ＷＢＬ）および読出ビット線（ＲＢＬ）をそれぞれ別々に設け、またメモリセルの接続するソース線（ＳＬ）を、基板領域と同一導電型のソース不純物領域（３）で形成する。 - 特許庁

At writing operation, a write data output means (for example, a pull-up circuit 100) is provided, wherein one (for example, a level "H") of complementary write-data signals WBL, WBLB is output to one of readout bit line pairs RBL, RBLB, which corresponds to the level.例文帳に追加

書き込み動作時に、相補的な書き込みデータ信号ＷＢＬ，ＷＢＬＢの内の一方（例えば、レベル“Ｈ”）を、読み出しビット線対ＲＢＬ，ＲＢＬＢの内の対応する一方に出力する書き込みデータ出力手段（例えば、プルアップ回路１００）を設ける。 - 特許庁

In a 2-transistor-type gain cell memory having a write transistor M2 and a read transistor M1, write word lines WWL, read word lines RWL, write bit lines WBL, and read bit lines RBL are separately prepared, and separately set with applied voltage, respectively.例文帳に追加

書込みトランジスタＭ２及び読出しトランジスタＭ１を有する２トランジスタ型ゲインセルメモリにおいて、書込みワード線ＷＷＬ、読出しワード線ＲＷＬ、書込みビット線ＷＢＬ、及び読出しビット線ＲＢＬをそれぞれ別に用意し、各々独立に印加電圧を設定する。 - 特許庁

When the reactor power P on the selection of the withdrawal of selected control rods withdrawn continuously is a set reactor power P_0 or lower (S3) and (P+γ(a power increase limit range)) is P_0 or lower (S5), (P+γ) is set at the maximum value (RBL' value) of a reactor power increase (S6).例文帳に追加

連続引抜する選択制御棒の引抜き選択時点での原子炉出力Ｐが設定原子炉出力Ｐ_０以下であり（Ｓ３）、（Ｐ＋γ（出力上昇制限幅））がＰ_０以下である（Ｓ５）とき、（Ｐ＋γ）を原子炉出力上昇上限値（ＲＢＬ´値）に設定する（Ｓ６）。 - 特許庁

A ferroelectric transistor FYR has a ferroelectric film FF at a gate insulation film, one side of source/drain is connected to a read word line RWL, the other side of source/drain is connected to a read bit line RBL, and a well NW is connected to a plate line PL.例文帳に追加

強誘電体トランジスタＦＴＲは、ゲート絶縁膜に強誘電体膜ＦＦを有し、読み出しワード線ＲＷＬにソース／ドレインの一方が接続され、読み出しビット線ＲＢＬにソース／ドレインの他方が接続され、プレート線ＰＬにウエルＮＷが接続されている。 - 特許庁

When writing redundancy, the redundancy sub bit line RSB and a main bit line MBL are coupled in a select gate region SGA2 and when reading the redundancy, the redundancy sub bit line RSB and the redundancy bit line RBL are coupled in the redundancy gate region RGA of the same layout as the layout of the select gate region SGA.例文帳に追加

冗長書込時には、セレクトゲート領域ＳＧＡ２にて、冗長サブビット線ＲＳＢとメインビット線ＭＢＬとが結合され、冗長読出時には、セレクトゲート領域ＳＧＡと同レイアウトの冗長ゲート領域ＲＧＡにて、冗長サブビット線ＲＳＢと冗長ビット線ＲＢＬとが結合される。 - 特許庁