「vss」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Based on the current Ic(Vdd, Vss), the current Ic(Vdd+ΔV, Vss), and the current Ic(Vdd, Vss-ΔV), the capacity value C(Vdd-Vsub) and the capacity value C(Vss-Vsub) of the variable capacity are calculated, respectively.例文帳に追加

そして、電流Ｉｃ（Ｖｄｄ，Ｖｓｓ）、電流Ｉｃ（Ｖｄｄ＋△Ｖ，Ｖｓｓ）及び電流Ｉｃ（Ｖｄｄ，Ｖｓｓ−△Ｖ）から、可変容量の容量値Ｃ（Ｖｄｄ−Ｖｓｕｂ）及び容量値Ｃ（Ｖｓｓ−Ｖｓｕｂ）をそれぞれ計算する。 - 特許庁

Based on these set values, current Ic(Vdd, Vss) is measured first.例文帳に追加

これらの設定値において、まず電流Ｉｃ（Ｖｄｄ，Ｖｓｓ）を測定する。 - 特許庁

Vdd-Vss (GND) bonding pads 014 and 015, consisting of a nest structure, are formed between an LSI chip mounting part 004 and a wire bonding part in the vicinity of an LSI 005.例文帳に追加

LSIチップ搭載部とワイアーボンディング部との間に、入れ子構造からなるVdd,Vss(GND)ボンディングパッドをLSIの近くに形成する。 - 特許庁

The source potential (VSS) is applied to the region 11.例文帳に追加

Ｐ型のウェル領域１１にはソース電位（ＶＳＳ）を印加する。 - 特許庁

A potential Vsense of a detection line 14 becomes VSS<Vsense<VDD.例文帳に追加

検出線１４の電位ＶsenseはＶＳＳ＜Ｖsense＜ＶＤＤとなる。 - 特許庁

That is, the WL makes a transition from VPP to the level of VSS.例文帳に追加

つまりＷＬはＶＰＰからＶＳＳのレベルに遷移する。 - 特許庁

A load circuit 2 is provided with a current source 23 directly connected between one end of the output signal line 12 and a source power node Vss.例文帳に追加

負荷回路２は、出力信号線１２の一端とソース電源ノードVssとの間に直接接続される電流源２３を備える。 - 特許庁

The sense amplifier 13 operates at a voltage VSS and a voltage VDD (VSS<VDD) and amplifiers the signal voltage of a bit line BL.例文帳に追加

センスアンプ１３は、電圧ＶＳＳと電圧ＶＤＤ（ＶＳＳ＜ＶＤＤ）とにより動作し、ビット線ＢＬの信号電圧を増幅する。 - 特許庁

Furthermore, power sources VDD', VSS' of clamping circuits are made to be power sources having a voltage range narrower than the power sources VDD, VSS of the operational amplifier circuit.例文帳に追加

クランプ回路の電源ＶＤＤ’、ＶＳＳ’を演算増幅回路の電源ＶＤＤ、ＶＳＳよりも狭い電圧範囲の電源にする。 - 特許庁

The circuit cells 10 are connected to the reference voltage main line VSS via power switches M1, M2 and the VSS upper-layer branch lines 72.例文帳に追加

回路セル１０が、電源スイッチＭ１,Ｍ２とＶＳＳ上層分岐線７２を介して基準電圧幹線ＶＳＳに接続されている。 - 特許庁

Thus, an output of the Vneg (Vss - breakdown voltage of the TRs of the 2nd negative voltage level shifter) lower than a conventional Vneg level (Vcc-Vss breakdown voltage) can be obtained.例文帳に追加

こうして、従来のＶneg(Ｖcc−Ｖss−耐圧)より低レベルのＶneg(Ｖss−第２負電圧レベルシフタのトランジスタ耐圧)の出力を得る。 - 特許庁

The semiconductor memory device comprises a first Vss wiring 64, a second Vss wiring 64, a first bit line 60 and a second bit line 62.例文帳に追加

半導体記憶装置は、第１Ｖｓｓ配線６４と、第２Ｖｓｓ配線６４と、第１および第２ビット線６０，６２とを含む。 - 特許庁

The clamp circuit 20 compares terminal voltage Vss on the side of the current supply circuit 11 of the capacitance (Css) 12 with soft start completion instruction voltage Vc10 to thereby operate a clamp function so as to draw all the current Iss to be supplied to the capacitance (Css) 12 when the terminal voltage Vss exceeds soft start completion voltage Vc10.例文帳に追加

クランプ回路20は、容量(Css)12の電流供給回路11側端子電圧Vssとソフトスタート完了指示電圧Vc10を比較することにより、端子電圧Vssがソフトスタート完了電圧Vc1を上回った場合に、容量(Css)12に供給される電流Issを全て引き込むようしてクランプ機能を働かせる。 - 特許庁

Switches are provided between the voltage dividing circuit and a VDD and a VSS.例文帳に追加

更に、分圧回路とＶＤＤおよびＶＳＳの間にスイッチを設けた。 - 特許庁

When '1' is read out, the SA node 33 approaches to Vss slowly.例文帳に追加

“１”読み出しのときは、ＳＡノード３３は、緩やかにＶｓｓに近づく。 - 特許庁

The operational amplifier 37A operates using a power-supply voltage VSS and a power-supply voltage VMM (VSS<VMM) and outputs a negative analog voltage.例文帳に追加

オペアンプ３７Ａは、電源電圧ＶＳＳと電源電圧ＶＭＭ（ＶＳＳ＜ＶＭＭ）を用いて動作して負極性のアナログ電圧を出力する。 - 特許庁

Level adjustment is obtained by resistive division between a termination resistor and controllable impedances between an output node and VDD and VSS power supplies.例文帳に追加

レベル調整は、端末抵抗器と、出力ノードとVDDおよびVSS電源との間の制御可能なインピーダンスとの間の抵抗分割によって得られる。 - 特許庁

40765Description: In PVCS and VSS filesystems, you have to check out the complete web modules from the version control system immediately after mounting the filesystem.例文帳に追加

40765問題: PVCS または VSS ファイルシステムをマウント後、Web モジュールをチェックアウトする場合、チェックアウト前に Web モジュールノードを展開すると、Web モジュールを配備できなくなります。 - NetBeans

One (Q11) of the switches is biased to an on position when the voltage is less than the low level, with the signal increasing to a level of at least the low level (VSS) while the switch (Q11) is biased to the on position.例文帳に追加

信号(S14)が低レベル(VSS)未満になると、スイッチの一方(Q11)に、オン位置につくようにバイアスがかけられ、スイッチ(Q11)がオン位置につくようにバイアスされている間、信号の電圧は少なくとも低レベル(VSS)のレベルまで上昇する。 - 特許庁

A set and reset type latch unit 13 is designed to output the output signal of the latch unit, after holding to a full-amplitude state, until a power source voltage or a ground voltage Vss.例文帳に追加

セット・リセット型ラッチ部１３は、ラッチ部の出力信号を電源電位または接地電位Vssまでのフル振幅状態で保持して出力する。 - 特許庁

The input inverter circuit 110 is provided with a pMOS transistor PM1 and an nMOS transistor NM1 which are serially connected between a power supply potential VDD and a ground potential VSS through a resistance R1.例文帳に追加

入力インバータ回路110は、電源電位VDDと接地電位VSSとの間に抵抗R1を介して直列に接続されたpMOSトランジスタPM1とnMOSトランジスタNM1とを備えている。 - 特許庁

Power lines VDD, VSS, VSSM are provided to surround a circuit block RUSR and a region RPWR arranging these power lines therein is utilized to dispose the power supply control circuit.例文帳に追加

回路ブロックRUSRを周回するように電源線VDD,VSS,VSSMを設け、これら電源線が配置される領域RPWRを利用して電源制御回路を配置する。 - 特許庁

In a layer which is different from the layer in which a VDD line 2a and a VSS line 2b are formed, an auxiliary VDD line 5a and an auxiliary VSS line 5b are provided in the direction perpendicular to the extended direction of the VDD and VSS lines 2a and 2b.例文帳に追加

Ｖ_DD線２ａおよびＶ_SS線２ｂが形成された層とは異なる層において、補助Ｖ_DD線５ａおよび補助Ｖ_SS線５ｂが、Ｖ_DD線２ａおよびＶ_SS線２ｂの延在方向に対して直交する方向に設けられる。 - 特許庁

A relation of VD>VDH>VDL>Vss is set among the voltage levels of respective power supplies.例文帳に追加

また、上記各電源の電圧値の関係が、ＶＨ＞ＶＤＨ＞ＶＤＬ＞Ｖｓｓとなるように設定する。 - 特許庁

(b) is impressed between VDD-VSS of a microcomputer 1 by the chattering at the soldering time.例文帳に追加

ハンダ付け時のチャタリングで、マイコン１のＶ_DD〜Ｖ_SS間に図（ｂ）の電圧がかかる。 - 特許庁

VDD supplying VDD pads 12 are placed at the periphery of a semiconductor chip 11, and VSS supplying VSS pads 13 are located in the middle of the semiconductor chip 11, to uniformize voltage differences 14, 15 between the VDD and VSS.例文帳に追加

ＶＤＤ供給用のＶＤＤパッド１２を半導体チップ１１の外周におき、ＶＳＳ供給用のＶＳＳパッド１３を半導体チップ１１の中央に置くことにより、ＶＤＤ−ＶＳＳ間の電圧差１４、１５を均一化する。 - 特許庁

Meanwhile, when a VSS is applied to the bit lines BLTO, BLBO, BLTO', BLBO', the column selection line YSO connected to the gates of the related column switches TY1, TY2 is set to a low level (VSS).例文帳に追加

一方、ビット線ＢＬＴ０，ＢＬＢ０，ＢＬＴ０’，ＢＬＢ０’にＶＳＳを与えたとき、関連するカラムスイッチＴＹ１，ＴＹ２のゲートに接続されたカラム選択線ＹＳ０をローレベル（ＶＳＳ）とする - 特許庁

A Vss potential is supplied to the Vss terminal 5 of the respective 1-chip microcomputers 2 and 3 through a common inner layer conductor pattern 16 and common via hole conductors 18 and 19.例文帳に追加

各１チップマイコン２、３のＶｓｓ端子５は、共通の内層導体パターン１６、共通のビアホール導体１８，１９を通じてＶｓｓ電位を供給される。 - 特許庁

Similarly, a VSS line 12 is connected to a plurality of VSS pads 4, with the fuse 8 in between, and to a plurality of input/output pads 7, with the fuse 8 and a pull- down resistor 10 in between.例文帳に追加

同様にＶSSライン１２を、ヒューズ８を介して複数のＶSSパッド４と、ヒューズ８とプルダウン抵抗１０を介して複数の入出力用パッド７とに接続する。 - 特許庁

At such a time, a gate potential of an amplification transistor 45 becomes the first power supply potential VSS.例文帳に追加

このとき、増幅トランジスタ４５のゲート電位は第１電源電位ＶＳＳとなる。 - 特許庁

A VSS power source line extended from a VSS terminal is branched in the middle, a branched first VSS power source line SL1 is extended clockwise along a display region 10 on an insulation substrate 1 and another branched second VSS power source line SL2 is extended counter-clockwise along the display region 10 on the insulation substrate 1.例文帳に追加

ＶＳＳ端子から延びたＶＳＳ電源線を途中で分岐させ、分岐した第１のＶＳＳ電源線ＳＬ１は絶縁基板１上を表示領域１０に沿って時計回りに延在させ、分岐したもう１本の第２のＶＳＳ電源線ＳＬ２は、絶縁基板１上を表示領域１０に沿って反時計回りに延在させる。 - 特許庁

The anodes of the protective diodes DN1 and DN2 are supplied with grounding potential VSS.例文帳に追加

保護ダイオードＤＮ１，ＤＮ２のアノードには、接地電位ＶＳＳが供給されている。 - 特許庁

A pad P1 of the output terminal of cathode voltage Vss is probed by a probe 304.例文帳に追加

カソード電圧Ｖｓｓの出力端子のパッドＰ１に、プローブ３０４でプロービィングしている。 - 特許庁

The VDD and VSS lines 2a and 2b are electrically connected to the VDD line 2a and VSS line 2b in a third layer through contact sections 6a and 6b provided in each memory cell.例文帳に追加

これら補助Ｖ_DD線５ａおよび補助Ｖ_SS線５ｂは、メモリセル内に設けたコンタクト部６ａ，６ｂを介して第３層目のＶ_DD線２ａ，Ｖ_SS線２ｂに対して電気的に接続されている。 - 特許庁

The negative polarity amplifier 20 is supplied with a power source voltage VSS and a power source voltage VTOP larger than the voltage VSS, and amplifies a decoded video data V21 to output as a data signal Vout2.例文帳に追加

負極アンプ２０は、電源電圧ＶＳＳとそれより大きい電源電圧ＶＴＯＰを受け、デコードされた映像データＶ２１を増幅したデータ信号Ｖｏｕｔ２を出力する。 - 特許庁

The protection circuit PTK comprises: a diode DI3 having a forward direction from the VSS to the VSSA; and a diode DI4 having a forward direction from the VSSA to the VSS.例文帳に追加

保護回路ＰＴＫは、ＶＳＳからＶＳＳＡへの方向を順方向とするダイオードＤＩ３と、ＶＳＳＡからＶＳＳへの方向を順方向とするダイオードＤＩ４を含む。 - 特許庁

In this operational amplifier having the gain booster stage, capacitor elements C1 and C2 are connected between the respective drains of transistors MP5 and MP6 that operate as the gain booster stage and a power source VSS, respectively.例文帳に追加

ゲインブースト段を有する演算増幅器において、ゲインブースト段として働くトランジスタＭＰ５，ＭＰ６の各ドレインと電源VSSとの間にそれぞれ容量Ｃ１，Ｃ２を接続する。 - 特許庁

The semiconductor device includes main power wiring VDD and VSS, pseudo power wiring VDT, inverters 11 and 13 connected between the pseudo power wiring VDT and the main power wiring VSS, and inverters 12 and 14 connected between the main power wiring VDD and the main power wiring VSS.例文帳に追加

主電源配線ＶＤＤ，ＶＳＳと、疑似電源配線ＶＤＴと、疑似電源配線ＶＤＴと主電源配線ＶＳＳとの間に接続されたインバータ１１，１３と、主電源配線ＶＤＤと主電源配線ＶＳＳとの間に接続されたインバータ１２，１４とを備える。 - 特許庁

The always-on circuit cells 50A (branch connection circuit cells) are connected to the reference voltage main line VSS via the common VSS lower-layer branch lines 71, and the other always-on circuit cells 50 (individual connection circuit cells) are connected to the reference voltage main line VSS by individual connection lines 51.例文帳に追加

常時オンの回路セル５０Ａ（分岐接続回路セル）が、共通のＶＳＳ下層分岐線７１を介して基準電圧幹線ＶＳＳに接続され、他の常時オンの回路セル５０（個別接続回路セル）が、個別の接続線５１によって基準電圧幹線ＶＳＳに接続されている。 - 特許庁

The pyroelectric elements PY1 to PYn are provided in series between the detection node and a first power source node VSS.例文帳に追加

焦電素子ＰＹ１〜ＰＹｎは、第１の電源ノードＶＳＳとの間に直列に設けられる。 - 特許庁

In a fourth layer, a bit line, a bit line/, a VSS wiring and the VDD wiring (all are not shown in the drawing) are provided.例文帳に追加

第４層には、図示しないビット線、ビット線／、Ｖ_SS配線、Ｖ_DD配線が配置されている。 - 特許庁

A capacitor C_D is connected to the other end of the quartz resonator Qz and the power supply Vss.例文帳に追加

キャパシタＣ_Dが、水晶振動子Ｑｚの他端と電源Ｖｓｓとの間に接続される。 - 特許庁

A capacitor C_G is connected between one end of the quartz resonator Qz and a power supply Vss.例文帳に追加

キャパシタＣ_Gが、水晶振動子Ｑｚの一端と電源Ｖｓｓとの間に接続される。 - 特許庁

Through the wave front composition, a virtual sound source VSS is formed in an area ABC, including the speaker array 10.例文帳に追加

この波面合成によりスピーカアレイ１０を含むエリアＡBCに仮想音源ＶSSを形成する。 - 特許庁

A capacitor 140 is disposed between a drain of the pMOS transistor 132 and a power supply line vss.例文帳に追加

キャパシタ１４０は、ｐＭＯＳトランジスタ１３２のドレインと電源ラインｖｓｓとの間に配置される。 - 特許庁