「bit synchronization」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

After the establishment of the synchronization, an error bit insert section 14 inserts an error bit to a signal pattern P to obtain a signal pattern P1 and outputs it to the opposed transmitter.例文帳に追加

同期確立後には、エラービット挿入部１４が、信号パターンＰにエラービットを挿入した信号パターンＰ１を対向する伝送装置に出力する。 - 特許庁

Further, the synchronization code recovery circuit and method of this invention applies error correction to the next synchronization candidate recovered at a plurality of synchronization locations, generates the most proper location information of the succeeding synchronization pattern on the basis of the result of error correction and recovers the synchronization code at a location corresponding to the location information when no synchronization code is detected from the received bit stream.例文帳に追加

また本発明は、入力されるビットストリームから同期コードが検出されなければ、複数の同期位置で復旧される次の同期候補に対してエラー訂正を行った後、エラー訂正結果に基づいて最も適した次の同期パターンの位置情報を発生させ、この位置情報に対応する位置で同期コードを復旧する。 - 特許庁

A transmission circuit 5 detects a rise of the driving voltage V, generates a synchronization signal P1, modulates a transmitted bit sequence by a modulation circuit (54) in synchronization with the synchronization signal P1, and transmits it through the power supply line 3.例文帳に追加

送信回路５は、駆動電圧Ｖの立上がり時を検出し、同期信号Ｐ１を生成し、同期信号Ｐ１に同期して、送信すべきビット列を変調回路（５４）で変調し電源線３を介して送信する。 - 特許庁

To provide a circuit that can normally conduct bit synchronization and by which e.g. a delay element can easily be designed.例文帳に追加

正常にビット同期を行うことができ、例えば遅延素子の設計などを容易にできる回路を提供する。 - 特許庁

METHOD AND DEVICE PROVIDING BIT TOTAL INTEGRITY, AND SYNCHRONOUS DATA TRANSMISSION ON CHANNEL NOT HOLDING SYNCHRONIZATION例文帳に追加

同期を保持しないチャンネル上でのビット総数保全性および同期データ転送を提供する方法および装置 - 特許庁

To provide a bit synchronization circuit which is suitable for receiving variable-length burst data, reduces power consumption and improves noise resistance.例文帳に追加

可変長バーストデータの受信に適し、電力消費の少ないノイズ耐力の高いビット同期回路を提供する。 - 特許庁

A data demodulation part 34 sequentially reads the serial data 24 by bit in synchronization with the demodulation clock signal 36.例文帳に追加

データ復調部３４は、復調用クロック信号３６に同期してシリアルデータ２４を１ビットずつ順次読込む。 - 特許庁

The code word series and synchronization words are left as they are in an encoded data series because of the organization code, and decoding wherein synchronization words are detected by bit correlation comparison becomes possible.例文帳に追加

組織符号になるため符号化後のデータ列には符号語列と同期ワードがそのまま残り、ビット相関比較によって同期ワードを検出した復号が可能になる。 - 特許庁

The method of this invention detects the synchronization loss due to bit inversion in trellis decoding in a transmission digital frame by a periodic inversion pattern used for super-frame synchronization.例文帳に追加

本発明はスーパーフレーム同期に使用される周期的反転パターンによる送信デジタルフレーム内のトレリス復号におけるビット反転による同期損失を検出する。 - 特許庁

The synchronization data is inserted at the beginning of the time division multiplexed data in order to ensure that a row of consecutive bit strings arranged in time sequence by extracting synchronization data from data streams is the one which would never occur in a row of consecutive 2-bit codes which are converted from one bit by a Manchester encoding method.例文帳に追加

同期データは、データ列から同期データを抽出して時系列的に連続して並べたビット列が、マンチェスタ符号化方法により１ビットから変換される２ビット符号を連続して並べたときに出現しえないビット列となるよう、時分割多重データの先頭に挿入される。 - 特許庁

The part 12-2 collates a multi- frame synchronous bit, attached to the multi-frame of the received communication data with the transmitted expected value synchronous bit to confirm synchronization.例文帳に追加

照合部１２−２において、受信した通信データのマルチフレームに付加されたマルチフレーム同期ビットと、送出されてきた期待値同期ビットとが照合され、同期が確認される。 - 特許庁

The transmission circuit 8 detects a fall of the driving voltage V, generates a synchronization signal P3, modulates a transmitted bit sequence by a modulation circuit (84) in synchronization with the synchronization signal P3, and transmits it through the power supply line 3.例文帳に追加

一方、送信回路８は、駆動電圧Ｖの立下がり時を検出し、同期信号Ｐ３を生成し、同期信号Ｐ３に同期して、送信すべきビット列を変調回路（８４）で変調して電源線３を介して送信する。 - 特許庁

To provide a bit synchronization circuit which can cope with a high speed transmission rate, which has high reliability and the test of which is easy.例文帳に追加

高速の通信速度に対応可能で信頼性の高い、かつ、テストが容易であるビット同期回路を提供する。 - 特許庁

A selector circuit 36 selects any of outputs Out1-Outn×m of each shift register 30 and generates an output 14 in bit synchronization.例文帳に追加

セレクタ回路36は、各シフトレジスタ30の出力Out1〜Outnxmのうちの１つを選択し、ビット同期された出力14を生成する。 - 特許庁

When the voltage level of the RSSI signal is larger than the threshold α, processing for bit synchronization of the RSSI signal is performed.例文帳に追加

ＲＳＳＩ信号の電圧レベルが閾値αより大きい場合は、ＲＳＳＩ信号のビット同期の処理を行う。 - 特許庁

In this case, the framer 2 outputs a line quality deterioration signal, when it detects the pulling out of frame synchronization or bit errors.例文帳に追加

ここでフレーマ２は、フレーム同期外れまたはビット誤りを検出した場合に、回線品質劣化信号を出力する。 - 特許庁

To provide a phase comparator, a PLL circuit, an FLL circuit, a bit synchronization circuit, and a receiver for reducing bit errors and carrying out bit judgement accurately even when a transmission signal has a low S/N ratio.例文帳に追加

伝送信号のＳ／Ｎ比が低い場合であっても正確にビット判定を行うことができて、ビット誤りを低減可能な位相比較器、ＰＬＬ回路、ＦＬＬ回路、ビット同期回路、受信装置を提供する。 - 特許庁

To simplify a device configuration for a frame synchronization data transfer method and its transmitting side device and receiving side device without converting a data bit string while preventing a data bit identical to a flag bit string from being generated.例文帳に追加

フレーム同期データ転送方法、その送信側装置及び受信側装置に関し、データビット配列の変換を行うことなく、フラグビット配列と同一のデータビットが発生しないようにし、装置構成を簡素化する。 - 特許庁

To provide a synchronous timing reproducing device and the like, by which bit synchronization and frame synchronization of frame data transmitted via a data transfer line can be carried out simultaneously, thereby improving data transfer efficiency.例文帳に追加

データ伝送線を介して伝送されたフレームデータのビット同期とフレーム同期を同時に行なえ、データの伝送効率を高くすることができる同期タイミング再生装置等を提供する。 - 特許庁

If such a situation that no bit synchronization can be done continues for a predetermined time or longer, a received frequency channel of an antenna 31 is changed.例文帳に追加

ビット同期がとれない状況が所定の時間以上継続すると、アンテナ３１の受信周波数チャンネルを変更する - 特許庁

This data is transferred by a plurality of bit in a parallel state in synchronization with a clock signal to a controller section 5.例文帳に追加

そのデータは、リードチャネル部４から、コントローラ部５に対してクロック信号に同期してパラレル状態の複数ビットで転送される。 - 特許庁

A-bit input data inputted in synchronization with a clock by a PSC is synchronized with the serial clock and converted into serial data.例文帳に追加

ＰＳＣによりクロックに同期して入力されたＡビットの入力データを、シリアルクロックに同期してシリアルデータに変換する。 - 特許庁

Bit error monitoring time which takes time is greatly shortened by searching for the range that frame synchronization is established first, and after that, monitoring the bit error to search for the range which becomes the error free.例文帳に追加

最初にフレーム同期確立している範囲をサーチし、その後にビットエラーを監視してエラーフリーとなる範囲をサーチすることにより、時間のかかるビットエラー監視時間を大幅に削減できる。 - 特許庁

Synchronization registers 20, 30 are respectively imparted with lower 8-bit data RD0-RD7 and upper 8-bit data RD8-RD15 of data taken in by a reception register 10.例文帳に追加

同期化レジスタ２０および３０には、受信レジスタ１０が取り込んだデータの下位８ビットデータＲＤ０〜ＲＤ７および上位８ビットデータＲＤ８〜ＲＤ１５が各々与えられる。 - 特許庁

A clock gating control circuit 40 imparts a synchronization clock CLK2a to the synchronization register 20 only when discordance between input data and output data of the synchronization register 20 occurs, and a clock gating control circuit 50 imparts a synchronization clock CLK2b to the synchronization register 30 only when discordance between input data and output data of the synchronization register 30 occurs and when a bit width designation signal BT8 is in an L level.例文帳に追加

クロックゲーティング制御回路４０は、同期化レジスタ２０の入力データおよび出力データの不一致が発生したときのみ同期化クロックＣＬＫ２ａを同期化レジスタ２０に与え、クロックゲーティング制御回路５０は、ビット幅指定信号ＢＴ８がＬレベルであり、同期化レジスタ３０の入力データおよび出力データの不一致が発生したときのみ同期化クロックＣＬＫ２ｂを同期化レジスタ３０に与える。 - 特許庁

When the demodulated data is preamble data for synchronization (104), the preamble data for synchronization is read as a stored standard (108), an error data number is counted, by comparing the demodulated preamble data for synchronization and the read preamble data for synchronization as a stored standard, and an error bit rate is calculated (110).例文帳に追加

復調された受信データが、同期用プリアンブルデータである場合には（１０４）、記憶された基準となる同期用プリアンブルデータを読み込み（１０８）、復調された同期用プリアングルデータと、読み込まれた基準となる同期用プリアンブルデータとを比較して、誤りデータ数を計測し、誤りビット率を算出する（１１０）。 - 特許庁

To vanish probability of occurring pseudo synchronization in a receiver having a backward synchronization protection circuit when transmitting a bit stream by adding a header in which control information is stored to digital data having a synchronous pattern.例文帳に追加

同期パターンを持つデジタルデータに、制御情報を格納したヘッダを付加してビットストリームを伝送する場合に、後方同期保護回路を備えた受信装置にて疑似同期が発生する確率を０にする。 - 特許庁

A thermally assisted recording (TAR) bit patterned media (BPM) magnetic recording disk drive utilizes optical detection of a synchronization field for write synchronization and optical detection of the servo sector for read/write head positioning.例文帳に追加

熱アシスト記録（ＴＡＲ）ビットパターンメディア（ＢＰＭ）磁気記録ディスクドライブは、書き込み同期のための同期フィールドの光検出と、読み込み／書き込みヘッド位置決め用サーボセクタの光検出を利用する。 - 特許庁

The synchronization code of a Reed-Salomon code used for signal transmission of the digital communication system is utilized to spread-code bit information of the monitor information to be transmitted with the same number of bits as the synchronization code.例文帳に追加

デジタル通信システムの信号伝送で用いられているリードソロモン符号の同期コードを活用し、伝送する監視情報のビット情報を該同期コードと同じビット数で拡散コード化する。 - 特許庁

When an integer N is defined as the number of wobble waves and when M is equal to 2N (e.g. M=12 and N=6), a synchronization signal used for detection of synchronization of the address information is constituted by N wobbles per 1 bit as a base unit.例文帳に追加

また、整数Ｎをウォブル波数とし、前記Ｍが２Ｎであるとき（例えばＭ＝１２、Ｎ＝６）に、アドレス情報の同期検出に用いる同期信号を１ビットＮウォブルを基本単位として構成する。 - 特許庁

Frame synchronization control parts 104 and 205 determine bit correspondence between the transmission data and the reception data on the basis of the position of the frame pattern.例文帳に追加

フレーム同期制御部１０４、２０５はがフレームパタンの位置に基づいて送信データと受信データとの間のビット対応を決定する。 - 特許庁

When ADIP read is started by the synchronization mark detection, the detection failure of the data bit is detected within the ADIP1 word and the detection failure of synchronization information is detected in reading the next continuous ADIP address, it is possible to decide that the detection of the data bit has failed because of the detection failure of the synchronization information and an operation is shifted to re-reading operation of the synchronization information.例文帳に追加

そして同期マーク検出によりＡＤＩＰ読み出しが開始された場合に、ＡＤＩＰ１ワード中にデータビットの検出失敗が検知され、かつ、連続する次のＡＤＩＰアドレスの読み出し時において同期情報の検出失敗が検知されると、同期情報の検出失敗に起因して、データビットの検出が失敗していると判断することができ、同期情報の再読み出し動作に移行することができる。 - 特許庁

To provide a coding method for a digital dynamic image signal, that suppresses establishment of synchronization by a false synchronous word and out of synchronism due to a bit error of a synchronous word, even on the occurrence of the bit error in a bit stream resulting from encoding the dynamic image signal.例文帳に追加

動画像信号の符号化されたビットストリームにビット誤りが発生しても、偽同期語での同期確立や同期語のビット誤りによる同期外れを抑えることができるディジタル動画像信号の符号化方法を提供する。 - 特許庁

To obtain a coding/decoding method for a digital moving picture signal where synchronization setup by a false synchronous word or out of synchronism due to a bit error in a synchronous word can be suppressed even on the occurrence of the bit error in a bit stream consisting of coded moving picture signals.例文帳に追加

動画像信号の符号化されたビットストリームにビット誤りが発生しても、偽同期語での同期確立や同期語のビット誤りによる同期外れを抑えることができるディジタル動画像信号の符号化／復号化方法を提供する。 - 特許庁

To provide a coding method for a digital dynamic image signal that suppresses establishment of synchronization by a false synchronous word and out of synchronism due to a bit error of a synchronous word, even on the occurrence of the bit error in a bit stream resulting from encoding the dynamic image signal.例文帳に追加

動画像信号の符号化されたビットストリームにビット誤りが発生しても、偽同期語での同期確立や同期語のビット誤りによる同期外れを抑えることができるディジタル動画像信号の符号化方法を提供する。 - 特許庁

An n-bit test code is serially input to a terminal TCODEENT, and the n-bit shift register 101 performs shift operation, in synchronization with a periodic pulse inputted to a terminal TCLK to read a test code.例文帳に追加

端子ＴＣＯＤＥＥＮＴには、ｎビットのテストコードがシリアル入力され、ｎビットシフトレジスタ１０１は、端子ＴＣＬＫに入力される周期パルスに同期してシフト動作し、テストコードを取り込む。 - 特許庁

To reduce a frequency of incorrect detection of a bit synchronization signal and a receiving disabled time, and improve communication reliability in a wireless communication system.例文帳に追加

無線通信システムにおいて、ビット同期信号の誤検出の頻度と、受信不能時間とを低減し、通信信頼性を向上させる。 - 特許庁

Upon the receipt of the header of the information frame by a radio reception section of a destination terminal whose power is active, the terminal takes synchronization with the bit and frame synchronizing signals.例文帳に追加

送信先の端末装置は、無線受信部の電源をオンにしてヘッダーを受信すると情報フレームのビット同期とフレーム同期を取る。 - 特許庁

To unequivocally establish synchronization at the receiver end, to prevent degradation of reception quality and to transmit mixed signals of different bit rates.例文帳に追加

受信側において確実に同期を確立するとともに受信品質の劣化を防止し、異なるビットレートの信号を混在させて伝送すること。 - 特許庁

Upon receiving the data frames (110) at a destination, a receive synchronizer (145) extracts the synchronization bit (160) from each data frame (110).例文帳に追加

目的地においてデータフレーム（１１０）を受信すると、受信シンクロナイザ（１４５）は、各データフレーム（１１０）から同期化ビット（１６０）を抽出する。 - 特許庁

The synchronization pattern is detected based on channel bit strings including redundancy which can be used for error correction.例文帳に追加

同期パターン検出ステップでは、誤り訂正に用いることが可能な冗長性を含むチャネルビット列に基づいて同期パターンが検出される。 - 特許庁

A synchronization adjustment selection section 5 sequentially selects a synchronization adjustment object channel in time division from channels 1-n, informs a decode display control section 4 about the result of selection, detects an outputs an SCR and a PTS of the selected synchronization adjustment object channel from received bit stream data A1-1 to A1-n.例文帳に追加

同期調整選択部５は、時分割でチャネル１〜ｎから同期調整対象チャネルを順次選択してデコード・表示制御部４へ通知し、入力されるビットストリームデータＡ１−１〜ｎからその選択した同期調整対象チャネルのＳＣＲとＰＴＳを検出して出力する。 - 特許庁

The serial communication system successively transmits data by every one bit by coupling between a master 1 and a slave 2 by a serial interface 3 only with one wire, transmits the synchronization trigger in order to synchronize data transmission and transmits data with the prescribed number n(>1) of bits between the synchronization trigger and the next synchronization trigger.例文帳に追加

マスター１とスレーブ２の間を１線のみのシリアル・インタフェース３で結合してデータを１ビットずつ順次送信するシリアル通信方式で、同期をとるための同期トリガを送信し、この同期トリガと次の同期トリガとの間に所定数ｎ（＞１）ビットのデータを送信する。 - 特許庁

A retiming circuit calculates an initial phase offset and a frequency offset for a defined bit within the storage buffer using a first location of the first synchronization pattern and a second location of the second synchronization pattern.例文帳に追加

リタイミング回路は、第１の同期パターンの第１のロケーションおよび第２の同期パターンの第２のロケーションを使用してストレージ・バッファ内の定義されたビットに関する初期位相オフセットおよび周波数オフセットを算出する。 - 特許庁

A predetermined unique bit pattern is detected from the received signal by a frame synchronization detection circuit 41, and the received signal is demodulated by a demapping circuit 43 according to the output signal of the frame synchronization detection circuit 41.例文帳に追加

受信した信号をフレーム同期検出回路４１で、所定のユニークビットパターンを検出し、このフレーム同期検出回路４１からの出力信号に応じて、デマッピング回路４３で受信信号を復調する。 - 特許庁